发明名称 制造半导体集成电路器件的方法
摘要 利用溅射法在晶片的主表面上淀积Co膜,该溅射法采用Co纯度不小于99.99%较好是99.999%且Fe和Ni的含量不大于10ppm的高纯Co靶。所淀积的Co膜转变成Co硅化物膜,与MOSFET的栅极、源和漏欧姆接触,具有低电阻且几乎不引起漏电流。
申请公布号 CN1146959C 申请公布日期 2004.04.21
申请号 CN97182025.2 申请日期 1997.03.14
申请人 株式会社日立制作所 发明人 西原晋治;池田修二;桥本直孝;枫弘志;阿部宏美;深田晋一;铃树正恭
分类号 H01L21/28;H01L29/78 主分类号 H01L21/28
代理机构 北京市金杜律师事务所 代理人 王茂华
主权项 1.一种制造半导体集成电路器件的方法,包括以下步骤:(a)在一个晶片的第一主表面的硅表面中形成一个隔离沟槽,从而将所述硅表面分为第一区域和第二区域这两个区域;(b)通过化学汽相淀积法在所述硅表面上方和所述隔离沟槽中形成氧化硅的第一绝缘膜;(c)用化学机械抛光法除去所述隔离沟槽外部的所述第一绝缘膜,使覆盖有所述第一绝缘膜的所述硅表面平坦化;(d)分别在所述第一和第二区域上方形成N型栅极和P型栅极这两个栅极,每一所述栅极均具有将是多晶硅导电膜的硅膜;(e)在所述第一区域中形成N型源区和漏区,所述N型源区和漏区与所述N型栅极一起构成第一绝缘栅场效应晶体管;(f)在所述第二区域中形成P型源区和漏区,所述P型源区和漏区与掺杂有硼的所述P型栅极一起构成第二绝缘栅场效应晶体管;(g)从一个Co溅射靶通过溅射在所述N型和P型源区、漏区上方的所述硅表面上和分别由绝缘侧壁与所述N型和P型源区、漏区隔离的所述N型和P型栅极的上表面上淀积Co膜,在不考虑碳和氧杂质的情况下所述Co溅射靶的纯度以重量计至少为99.99%,其中在所述Co溅射靶中Fe和Ni之和以重量计不大于50ppm,其中按照所淀积的Co膜的组分与所述Co溅射靶的组分基本相同的方式进行溅射;(h)在第一温度下对覆盖有所述Co膜的所述第一主表面进行第一快速热退火,从而在所述硅表面和所述上表面上形成钴的单硅化物膜,其中所述第一温度是使沿所述侧壁基本不发生蠕升的一个低温;(i)用湿蚀刻法除去残留在所述第一主表面上方的所述Co膜;(j)在步骤(i)之后,以高于所述第一温度的第二温度对所述第一主表面进行第二快速热退火,从而在所述硅表面和所述上表面上形成钴的二硅化物膜。
地址 日本东京
您可能感兴趣的专利