发明名称 |
于低介电材料层中形成导电结构的方法 |
摘要 |
一种于低介电材料层中形成导电结构的方法,此方法首先在一基底上形成一第一介电层。接着,在第一介电层上形成一低介电材料层,并且在低介电材料层上形成一第二介电层,其中第一介电层、低介电材料层以及第二介电层以一原位(In-Situ)沉积的方式所形成。之后,进行一微影蚀刻制作工艺,以在第二介电层、低介电材料层以及第一介电层中形成一开口,暴露出基底。继之,在开口中填入一导电层,以形成一导电结构。 |
申请公布号 |
CN1489196A |
申请公布日期 |
2004.04.14 |
申请号 |
CN02131113.7 |
申请日期 |
2002.10.09 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
吴文正 |
分类号 |
H01L21/768;H01L21/31;H01L21/3205;H01L21/283 |
主分类号 |
H01L21/768 |
代理机构 |
北京集佳知识产权代理有限公司 |
代理人 |
王学强 |
主权项 |
1、一种于低介电材料层中形成导电结构的方法,其特征在于:包括:在一基底上形成一第一介电层;在该第一介电层上形成一低介电材料层;在该低介电材料层上形成一第二介电层,其中该第一介电层、该低介电材料层以及该第二介电层以一原位(In-Situ)沉积制作工艺所形成;进行一微影蚀刻制作工艺,以在该第二介电层、该低介电材料层以及该第一介电层中形成一开口,暴露出该基底;在该开口中填入一导电层,以形成一导电结构。 |
地址 |
台湾省新竹科学工业园区力行路16号 |