| 主权项 |
1.一种适用于积体电路晶片之讯号检测方法,该方法至少包含下列步骤:一第一积体电路晶片从复数个测试样本中,依次轮流输出该些测试样本中之一测试样本;一第二积体电路晶片依次接收并闩锁该输出测试样本以得到一接收资料;根据该接收资料和该输出测试样本,该第二积体电路晶片决定该接收资料是否正确;若该接收资料有误且存在至少一错误位元,则该第二积体电路晶片根据该些测试样本所属之测试型态,指示对应该错误位元之一讯号线存在一杂讯干扰;以及重覆上述步骤,直到该第一积体电路晶片将该些测试样本输出完毕。2.如申请专利范围第1项所述之讯号检测方法,其中上述复数个测试样本至少包含一接地弹跳杂讯测试型态、一电源弹跳杂讯测试型态以及一高负载测试型态。3.如申请专利范围第2项所述之讯号检测方法,更至少包含下列步骤:若上述接收资料有误,则上述第二积体电路晶片根据上述复数个测试样本所属之测试型态,调整一参考电压准位,以改变上述第二积体电路晶片之数位逻辑判断准位。4.如申请专利范围第3项所述之讯号检测方法,其中上述第二积体电路晶片在上述接收资料发生错误时,若上述复数个测试样本系关于上述电源弹跳杂讯测试型态,则减少上述参考电压准位,以降低上述第二积体电路晶片之数位逻辑判断准位。5.如申请专利范围第3项所述之讯号检测方法,其中上述第二积体电路晶片在上述接收资料发生错误时,若上述复数个测试样本系关于上述接地弹跳杂讯测试型态,则增加上述参考电压准位,以提高上述第二积体电路晶片之数位逻辑判断准位。6.如申请专利范围第3项所述之讯号检测方法,其中上述第二积体电路晶片每次以0.01伏特为单位来调整上述参考电压准位。7.如申请专利范围第3项所述之讯号检测方法,其中上述第二积体电路晶片以更改一内部暂存器设定値之方式来调整上述参考电压准位。8.如申请专利范围第1项所述之讯号检测方法,更至少包含下列步骤:根据上述接收资料之上述错误位元,上述第一积体电路晶片调整对应上述错误位元之一讯号输出脚之驱动能力,以改变该讯号输出脚之讯号输出时序。9.如申请专利范围第8项所述之讯号检测方法,其中上述第一积体电路晶片提高对应上述错误位元之上述讯号输出脚之驱动能力,以使上述讯号输出脚之讯号输出时序加快。10.如申请专利范围第8项所述之讯号检测方法,其中上述第一积体电路晶片降低对应上述错误位元之上述讯号输出脚之驱动能力,以使上述讯号输出脚之讯号输出时序减慢。11.如申请专利范围第8项所述之讯号检测方法,其中上述第一积体电路晶片在调整上述讯号输出脚之驱动能力时,每次以150微微秒为单位来改变上述讯号输出脚之讯号输出时序。12.如申请专利范围第8项所述之讯号检测方法,其中上述第一积体电路晶片以更改一内部暂存器设定値之方式来调整上述讯号输出脚之驱动能力。图式简单说明:第1图是接地弹跳杂讯之示意图;第2图是电源弹跳杂讯之示意图;第3图是本发明较佳实施例之流程图;第4图是根据本发明调整参考电压准位以改变数位逻辑判断准位之示意图;以及第5图是根据本发明调整输出驱动能力以改变时序之示意图。 |
