薄膜磁性体记忆装置

摘要

本发明之薄膜磁性体记忆装置中，对应选择行的互补的2条位元线BL、/BL，系介由所选择的MTJ记忆单元及虚设记忆单元DMC的各一方，下拉至接地电压，同时，介由读出驱动选择闸RCDG，上拉至电源电压。对应选择行的读出闸RG，系由响应对应之互补的2条位元线电压的驱动力，来驱动互补的2条读出资料汇流排RDB、/RDB的各电压。资料读出电路51R系基于互补的2条读出资料汇流排的电压差执行资料读出。电源电压系考虑MTJ记忆单元之隧道绝缘膜的可靠度而决定。

主权项

1.一种薄膜磁性体记忆装置,其包含有:多个记忆单元,用以分别保持记忆资料,且各包括响应上述记忆资料的位准使其电阻变化的磁性记忆部、及于资料读出时选择性导通的存取闸;解码部,从上述多个记忆单元,响应位址信号而指定被选择为资料读出或资料写入对象的选择记忆单元;位元线,按上述多个记忆单元的每一指定划分配置,于上述资料读出时,响应上述选择记忆单元的存取闸的导通,介由上述选择记忆单元的磁性记忆部与第1电压耦合;位元线驱动部,于上述资料读出时,使上述位元线与将施于上述选择记忆单元两端的外施电压固定为指定电压以下的第2电压做电性耦合;读出资料线,用以传输藉由上述多个记忆单元所共有的上述选择记忆单元输出的读出资料;读出闸电路,藉由响应与上述选择记忆单元耦合的位元线电压的驱动力,将上述读出资料线的电压驱动至固定电压;以及资料读出电路,检测和放大上述读出资料线的电压,用以生成上述读出资料。2.如申请专利范围第1项之薄膜磁性体记忆装置,其中,上述磁性记忆部包括:具有固定磁化方向的固定磁化层;自由磁化层,藉由资料写入电流所产生的磁场,沿响应上述记忆资料位准的方向进行磁化;及隧道膜,形成于上述固定磁化层与上述自由磁化层之间,使资料读出电流通过;上述电阻系响应上述固定磁化层与自由磁化层之各磁化方向的相对关系进行变化,上述指定电压系考虑上述隧道膜的可靠度而决定。3.如申请专利范围第1项之薄膜磁性体记忆装置,其中,上述多个记忆单元系配置为行列状;上述位元线系设于上述多个记忆单元的各行;上述位元线驱动部包括:设于上述各行,电性耦合于对应之位元线与上述第2电压问的行选择闸,上述行选择闸系响应上述解码电路的指示,于对应之行含有选择记忆单元的情况导通。4.如申请专利范围第1项之薄膜磁性体记忆装置,其中,上述多个记忆单元系配置为行列状,上述位元线系设于上述多个记忆单元的各行,上述薄膜磁性体记忆装置又具备:传输资料写入电流用的写入资料线;资料写入电路,将响应上述记忆资料位准之方向的上述资料写入电流供至上述写入资料线;行选择闸,设于上述各行,于对应之行含有选择记忆单元的情况,电性耦合对应之位元线与上述写入资料线;及上拉电路,于上述资料读出时,耦合上述写入资料线与上述第2电压;上述上拉电路系于上述资料写入时,将上述写入资料线与上述第2电压切离。5.如申请专利范围第1项之薄膜磁性体记忆装置,其中,上述资料读出电路系接收第3电压的供给进行动作,上述第3电压较上述第2电压高。6.如申请专利范围第1项之薄膜磁性体记忆装置,其中,上述第1电压系为接地电压,上述位元线,系于资料读出前被预充电至上述接地电压。7.一种薄膜磁性体记忆装置,其包含有:多个记忆单元,用以分别保持记忆资料,且各包括藉由资料写入电流所产生的磁场沿响应上述记忆资料的位准方向磁化,同时响应上述磁化方向使其电阻値变化的磁性记忆部,及于资料读出时选择性导通的存取闸;解码部,从上述多个记忆单元,响应位址信号来选择被选择为资料读出或资料写入对象的选择记忆单元;位元线,为传输响应上述记忆资料位准的电信号,而按上述多个记忆单元的每一指定划分配置,且于上述资料读出时,响应上述选择记忆单元之存取闸的导通,介由上述选择记忆单元的磁性记忆部与第1电压耦合;位元线驱动部,于上述资料读出时,与第2电压电性耦合;读出资料线,用以传输藉由上述多个记忆单元所共有的上述选择记忆单元输出的读出资料;读出闸电路,藉由响应与上述选择记忆单元耦合的位元线电压的驱动力,将上述读出资料线的电压驱动至固定电压;资料读出电路,检测和放大上述读出资料线的电压,用以生成上述读出资料;以及资料写入电路,接收较上述第2电压高的第3电压的供给进行动作,于资料写入时,将上述资料写入电流供给对应上述选择记忆单元的位元线。8.如申请专利范围第7项之薄膜磁性体记忆装置,其中,上述磁性记忆部包括:具有固定磁化方向的固定磁化层;自由磁化层,响应藉由上述资料写入电流所产生的磁场的方向进行磁化;及隧道膜,形成于上述固定磁化层与上述自由磁化层之间,使资料读出电流通过;上述电阻系响应上述固定磁化层与自由磁化层之各磁化方向的相对关系进行变化,上述第2电压系被固定在使施于上述选择记忆单元两端的外施电压成为指定电压以下,上述指定电压系考虑上述隧道膜的可靠度而决定。9.如申请专利范围第7项之薄膜磁性体记忆装置,其中,上述第3电压系可直接应用从上述薄膜磁性体记忆装置的外部所供给的外部电源电压。10.如申请专利范围第7项之薄膜磁性体记忆装置,其中,上述资料读出电路系接收第4电压的供给进行动作,上述第4电压较上述第3电压低,且较上述第2电压高。11.一种薄膜磁性体记忆装置,其包含有:多个记忆单元,配置为行列状,且各包括藉由资料写入电流所产生的磁场沿响应记忆资料的位准方向磁化,同时响应上述磁化方向使其电阻値变化的磁性记忆部,及于资料读出时选择性导通,于上述磁性记忆部流过资料读出电流用的存取闸;多条位元线,为传输响应上述记忆资料位准的电信号,分别对应配置于记忆单元行;多条读出资料线,分别在与选择记忆单元间传输读出资料;多条写入资料线,分别在与选择记忆单元间传输写入资料;以及控制电路,于上述资料读出时,指示使用上述多条读出资料线的至少一部分读出资料线的M位元(M为2以上的整数)的并行资料读出;其中,上述控制电路系于资料写入时,指示使用上述多条写入资料线的一部分写入资料线的N位元(N为NK所示的整数)上述记忆单元行的每一记忆单元行,上述控制电路系于上述资料读出时,驱动M个资料读出电路,同时于上述资料写入时,驱动N个资料写入电路。15.如申请专利范围第11项之薄膜磁性体记忆装置,其中,上述M位元系为上述N位元的整数倍,上述控制电路系响应1次资料写入指令,(M/N)次反覆指示上述N位元的并行资料写入。图式简单说明:图1为显示本发明之实施例的MRAM装置的全体构成的概略方块图。图2为详细说明记忆体阵列及该周边电路的实施形态1的构成用的电路图。图3为显示图2所示之资料读出电路构成的电路图。图4为显示图2所示之资料读出电路的其他构成例的电路图。图5为显示图2所示之资料写入电路构成的电路图。图6为说明实施例1之MRAM装置之资料读出及资料写入动作用的时序图。图7为详细说明记忆体阵列及该周边电路的实施形态1的变化例的构成用的电路图。图8为说明图7所示之资料写入电路的构成用的电路图。图9为说明实施例1之MRAM装置之资料读出及资料写入动作用的时序图。图10为说明记忆体阵列及该周边电路的实施形态2的构成用的概略方块图。图11为说明图10所示之资料滙流排对的配置的电路图。图12A为说明藉控制电路控制的资料写入电路的动作控制的时序图。图12B为说明藉控制电路控制的资料写入电路的动作控制的时序图。图13为说明记忆体阵列及该周边电路的实施形态2的变化例的构成用的概略方块图。图14为显示MTJ记忆单元的构成的概略图。图15为说明MTJ记忆单元的资料读出动作的概念图。图16为说明对于MTJ记忆单元的资料写入动作的概念图。图17为说明资料写入时之资料写入电流的方向与磁化方向的关系的概念图。图18为显示积体配置成行列状的MTJ记忆单元的概念图。