发明名称 一种具高细胞元密度之沟渠式高功率半导体元件及制造方法
摘要 一种具高细胞元密度之沟渠式高功率半导体元件及制造方法,该高功率半导体元件至少包含一基材、基体区与一横跨此基体区之沟渠式闸极结构,其中此基体区系由两极性相反之磊晶层所组成,且于其中形成有高功率半导体元件之源极区,而此闸极结构之上表面覆盖有一氮化矽层,用以阻隔此闸极结构与后续成长之金属层发生电性连接。
申请公布号 TW583747 申请公布日期 2004.04.11
申请号 TW092104858 申请日期 2003.03.06
申请人 富鼎先进电子股份有限公司 发明人 黄林锺;俞克裕
分类号 H01L21/76 主分类号 H01L21/76
代理机构 代理人 蔡坤财 台北市中山区松江路一四八号十二楼
主权项 1.一种具高细胞元密度之沟渠式高功率半导体元件的制造方法,该制造方法至少包含下列步骤:形成一第一介电层于一半导体基板上,其中该第一介电层与该半导体基板极性相同;形成一第二介电层于该第一介电层上,其中该第一介电层与该第二介电层极性相反;形成一沟渠结构于该半导体基板上,其中该沟渠结构深度大于该第二介电层厚度;沿着该沟渠结构之表面形成闸极氧化层;形成第一导电层以填充于该沟渠结构中作为闸极结构,其中该第一导电层之上表面低于该第二介电层之上表面;形成一第三介电层于该闸极结构上,其中该第三介电层上表面与该第二介电层之上表面共平面;形成第一掺杂区域于该第二介电层中以作为深基体区,其中该第一掺杂区域与该第二介电层极性相同;形成第二掺杂区域于该第二介电层中以作为源极,其中该第二掺杂区域邻接于该沟渠结构侧壁,且该第二掺杂区域与该第一介电层极性相同;形成第四介电层,以覆盖该第三介电层;以及形成第二导电层于该第四介电层与该第二介电层之表面上。2.如申请专利范围第1项之方法,其中上述之半导体基板之电性系下列其中之一:N+以及P+。3.如申请专利范围第1项之方法,其中上述之第一介电层为一磊晶矽层,该磊晶矽层电性系下列其中之一:N+以及P+。4.如申请专利范围第1项之方法,其中上述之第二介电层为一磊晶矽层,该磊晶矽层电性系下列其中之一:N+以及P+。5.如申请专利范围第1项之方法,其中上述之半导体基板可作为功率金氧半场效电晶体之汲极。6.如申请专利范围第1项之方法,其中上述之第一导电层系选自掺杂复晶矽(doped polysilicon)、同步掺杂复晶矽(in-situ dopedpolysilicon)、铜、铝、钛、钨、白金、合金或其任意组合。7.如申请专利范围第1项之方法,其中上述之第三介电层为氮化矽层。8.如申请专利范围第1项之方法,其中上述之第四介电层为BPSG。9.如申请专利范围第1项之方法,其中上述之第一和第二掺杂区域所使用之离子电性系下列其中之一:N+以及P+。10.如申请专利范围第1项之方法,其中上述之第一掺杂区域浓度约为11015至71015/cm3。11.如申请专利范围第1项之方法,其中上述之第二掺杂区域浓度约为11015至71015/cm3。12.一种具高细胞元密度之沟渠式高功率半导体元件,该元件至少包含:第一介电层,其中该第一介电层位于一半导体基板上且与该半导体基板极性相同;第二介电层,其中该第一介电层位于该第一介电层上且与该第二介电层极性相反;一沟渠结构,位于该半导体基板上,其中该沟渠结构深度大于该第二介电层厚度;一闸极氧化层位于该沟渠结构之表面上;第一导电层,填充于该沟渠结构中作为闸极结构,且该第一导电层之上表面低于该第二介电层之上表面;第三介电层位于该闸极结构上,其中该第三介电层上表面与该第二介电层之上表面共平面;一掺杂区域位邻接于该沟渠结构侧壁作为源极,其中该掺杂区域与该第一介电层极性相同;第四介电层,位于该第三介电层上;以及第二导电层位于该第四介电层与该第二介电层之表面上。13.如申请专利范围第12项之元件,其中上述之半导体基板之电性系下列其中之一:N+以及p+。14.如申请专利范围第12项之元件,其中上述之第一介电层为一磊晶矽层,该磊晶矽层电性系下列其中之一:N+以及P+。15.如申请专利范围第12项之元件,其中上述之第二介电层为一磊晶矽层,该磊晶矽层电性系下列其中之一:N+以及P+。16.如申请专利范围第12项之元件,其中上述之半导体基板可作为功率金氧半场效电晶体之汲极。17.如申请专利范围第12项之元件,其中上述之第一导电层系选自掺杂复晶矽(doped polysilicon)、同步掺杂复晶矽(in-situdoped polysilicon)、铜、铝、钛、钨、白金、合金或其任意组合。18.如申请专利范围第12项之元件,其中上述之第三介电层为氮化矽层。19.如申请专利范围第12项之元件,其中上述之第四介电层为BPSG。20.如申请专利范围第12项之元件,其中上述之掺杂区域所使用之离子电性系下列其中之一:N+以及P+。21.如申请专利范围第12项之元件,其中上述之掺杂区域浓度约为11015至71015/cm3。图式简单说明:第一图绘示传统高功率半导体元件之剖面示意图;第二图为依据本发明的较佳实施例的方法中,于N型基板上形成一N型磊晶层,与P型磊晶层,接着以光阻图案层定义出闸极区域之晶圆剖面图;第三图为依据本发明的较佳实施例的方法中,蚀刻出沟渠式闸极结构,并回填掺杂多晶矽层之晶圆剖面图;第四图为依据本发明的较佳实施例的方法中,于掺杂多晶矽层上形成氮化矽层的晶圆剖面图;第五图为为依据本发明的较佳实施例的方法中,于P型磊晶层中形成源极与深基体区的晶圆剖面图;第六图为为依据本发明的较佳实施例的方法中,于氮化矽层上形成一介电层的晶圆剖面图;以及第七图为依据本发明的较佳实施例的方法所完成功率金氧半场效电晶体的晶圆剖面图。
地址 新竹市埔顶路九十九巷六号二楼之一