| 主权项 |
1.一种显示器扫描整合电路,其主要系在闸极晶片中设一输出致能电路,该输出致能电路系包括:一移位暂存器,系接收一垂直时脉信号后经处理输出一第一信号;一延迟单元,系连接于该移位暂存器的输出,以接收该第一信号并于输出一延迟之第二信号;一电压侦测单元,用以侦测该输入之第二信号,并经滤波后输出一第三信号;及一逻辑单元,用以比较该第一信号及该第三信号,最后经逻辑运算后输出一闸极输出信号。2.如申请专利范围第1项所述之显示器扫描整合电路,其中该延迟单元系为一电阻连接电容所组成之RC延迟电路。3.如申请专利范围第1项所述之显示器扫描整合电路,其中该电压侦测单元系为一比较电路,该比较电路系包括一比较器及一参考电压,其中该比较器之一输入端系连接至该第二信号,并经与该参考电压比较后输出该第三信号。4.如申请专利范围第1项所述之显示器扫描整合电路,其中该逻辑单元系为一及闸(And Gate)。5.一种显示器扫描整合电路,其主要系在一闸极晶片中设一输出致能电路,使该闸极晶片藉一时间控制器输入一垂直起始信号起始动作;再藉该时间控制器输入一垂直时脉信号至该输出致能电路中经处理产生一闸极输出信号。6.如申请专利范围第5项所述之显示器扫描整合电路,其中该输出致能电路系包括:一移位暂存器,系接收一垂直时脉信号后经处理输出一第一信号;一延迟单元,系连接于该移位暂存器的输出,以接收该第一信号并于输出一延迟之第二信号;一电压侦测单元,用以侦测该输入之第二信号,并经滤波后输出一第三信号;及一逻辑单元,用以比较该第一信号及该第二信号,最后经逻辑运算后输出一闸极输出信号。7.如申请专利范围第5项所述之显示器扫描整合电路,其中该延迟单元系为一电阻连接电容所组成之RC延迟电路。8.如申请专利范围第5项所述之显示器扫描整合电路,其中该电压侦测单元系为一比较电路,该比较电路系包括一比较器及一参考电压,其中该比较器之一输入端系接收该第二信号,并经与该参考电压比较后输出该第三信号。9.如申请专利范围第5项所述之显示器扫描整合电路,其中该逻辑单元系为一及闸(And Gate)。图式简单说明:第一图所示系为典型液晶显示器之驱动电路结构示意图;第二图系为习用闸极IC的电路方块示意图;第三图系为第二图习用闸极IC之时序示意图;第四图系为本发明显示器扫描整合电路一较佳实施例之电路方块示意图;第五图系为第四图其闸极IC中输出致能电路之方块示意图;第六图系为第五图其输出致能电路之详细电路示意图;及第七图系为第五图其输出致能电路之时序示意图。 |
