| 主权项 |
1.一种显示控制电路,系将第1周期输入之具第1像素数之输入数位影像资料,变换为以第2像素数在第2周期之输出数位影像资料的显示装置控制电路中,具有:使上述输入数位影像资料迟延1个像素之迟延电路,及就上述输入数位影像资料,与于上述迟延电路之输出获得的邻接2个像素之输入数位影像资料,予以进行加权演算,同时,对应于上述第1周期及上述第2周期之偏差予以设定上述二个加权之像素数调整电路为特征者。2.如申请专利范围第1项之显示控制电路,其中,上述输出数位影像资料系供应于;以同色像素每列予以偏差配置之三角系排列显示装置,且上述像素数调整电路系以单数,及偶数列变更上述加权系数者。3.一种显示控制电路,系将第1周期输入之具第1像素数之输入数位影像资料,变换为以第2像素数在第2周期之输出数位影像资料的显示装置控制电路中,具有:由预先设定复数之1以下的系数中,选择1系数的系数选择器;将选择之系数乘于一个像素之输入数位影像资料的第1乘算电路;在上述邻接于一个像素之输入数位影像资料之一个像素的输入数位影像资料乘上(1-上述系数)的第2乘算电路;将第1乘算电路及第2乘算电路之乘算结果,予以加算之加算电路,且由上述加算电路将输出数位影像资料予以输出者。4.如申请专利范围第3项之显示控制电路,其中,上述输出数位影像资料系供应于;以同色像素每列予以偏差配置之三角系排列显示装置,且上述像素数调整电路系以单数,及偶数列变更上述加权系数者。5.如申请专利范围第3项之显示控制电路,系具有暂时记忆上述输出数位影像资料之记忆体,而于上述记忆体具有对应于上述第1周期时序之写入时钟进行写入,及由该记忆体,于第2周期读出输出数位影像资料者。6.如申请专利范围第5项之显示控制电路,其中,系于上述记忆体,无保存输出数位影像资料之空区域时,可在旧资料上依序填入者。7.如申请专利范围第6项之显示控制电路,其中,上述记忆体,系以上述输出影像资料之50个像素以下之容量为记忆体容量者。8.如申请专利范围第7项之显示控制电路,其中,上述记忆体,系以上述输出影像资料之10个像素资料为保存容量,且系于保存5个像素资料时,开始将旧资料依序予依读出者。9.一种显示装置,系将第1周期输入之具第1像素数之输入数位影像资料,变换为以第2像素数在第2周期之输出数位影像资料的显示装置中,具有:由预先设定复数之似下的系数中,选择1系数的系数选择器;将选择之系数乘于一个像素之输入数位影像资料的第1乘算电路;在上述邻接于二个像素之输入数位影像资料之一个像素的输入数位影像资料乘上(1-上述系数)的第2乘算电路,及将第1乘算电路及第2乘算电路之乘算结果,予以加算之加算电路,由上述加算电路之输出,获得输出数位影像资料,依该输出数位影像资料进行显示者。10.如申请专利范围第9项之显示装置,其中,上述显示装置为同色像素系以列偏差予以配置的三角形排列,而而具有:具备单数列用之第1系数选择器及偶数列用之第2系数选择器,以及,切换上述第1及第2系数选择器之选择电路者。11.如申请专利范围第9项之显示装置,系具有:暂时记忆上述输出数位影像资料之记忆体,而以该记忆体对应于上述第1周期之时序的写入时钟,以对应于第2周期之间拨写入时钟进行写入作业,由该记忆体,于第2周期将输出数位影像资料依序读出者。12.如申请专利范围第9项之显示装置,系于上述记忆体无保存输出数位影像资料之空区域时,可在旧资料上依序填入者。13.如申请专利范围第12项之显示装置,系于上述记忆体,具有:上述输出影像资料之50个像素以下之容量为记忆体容量者。14.如申请专利范围第12项之显示装置,系于上述记忆体,具有:上述输出影像资料之10个像素资料为保存容量,且系于保存5个像素资料时,开始将旧资料依序予依读出者。15.一种显示控制电路,系将第1周期输入之具第1像素数之输入数位影像资料,变换为以第2像素数在第2周期之输出数位影像资料的显示控制电路中,具有:记忆上述第1周期输入之上述输入数位影像资料的记忆体,及由该记忆体读出第2周期之输出数位影像资料的读出电路,而于上述记忆体具有上述输出影像资料之50个像素以下之容量为记忆体容量者。16.如申请专利范围第15项之显示控制电路,系于该记忆体,由对应于上述第1周期时序之写入时钟,对应于第2周期之间拨写入时钟,进行写入作业,且由该记忆体,于第2周期时,依序读出于输出影像资料者。17.如申请专利范围第16项之显示控制电路,系于上述记忆体,无保存输出数位影像资料之空区域时,可在旧资料上依序填入者。18.如申请专利范围第17项之显示控制电路,系于上述记忆体,具有:上述输出影像资料之10个像素资料为保存容量,且系于保存5个像素资料时,开始将旧资料依序予依读出者。19.如申请专利范围第15项之显示控制电路,其中上述记忆体为正反器电路者。20.如申请专利范围第15项之显示控制电路,其中上述记忆体为列记忆器者。21.一种显示装置,系将第1周期输入之具第1像素数之输入数位影像资料,变换为以第2像素数在第2周期之输出数位影像资料的显示装置中,具有:记忆上述第1周期输入之上述输入数位影像资料的记忆体,及由该记忆体读出第2周期之输出数位影像资料的读出电路,而于上述记忆体具有上述输出影像资料之50个像素以下之容量为记忆体容量者。22.如申请专利范围第21项之显示装置,系于该记忆体,由对应于上述第1周期时序之写入时钟,对应于第2周期之间拨写入时钟,进行写入作业,且由该记忆体,于第2周期时,依序读出于输出影像资料者。23.如申请专利范围第22项之显示装置,系于上述记忆体,无保存输出数位影像资料之空区域时,可在旧资料上依序填入者。24.如申请专利范围第23项之显示装置,系于上述记忆体,具有:上述输出影像资料之10个像素资料为保存容量,且系于保存5个像素资料时,开始将旧资料依序予依读出者。25.如申请专利范围第21项之显示装置,其中上述记忆体为正反器电路者。26.如申请专利范围第21项之显示装置,其中上述记忆体为列记忆器者。图式简单说明:第1图表示有关本发明实施形态的数摄影装置之构成方块图。第2图表示条状配列及三角配列之示意图。第3图表示影像资料及抽样的时序概念图。第4图表示有关本发明实施形态的像素数调整电路之方块图。第5图说明有关本发明实施形态的像素数调整电路动作之时序表。第6图表示习用数位摄影装置之方块图。 |
