用于锁相回路之差値主动式回路滤波器电路

摘要

一种在锁相回路中之回路滤波器电路，其也包括一相位检测器，一电荷泵，及一电压控制振荡器(VCO)。回路滤波器电路系由二主动式滤波器及一共同模式反馈控制差值比较器(CMFCDC)所构成。主动式滤波器处理来自电荷泵之差值信号，并输出一对差值信号至电压控制振荡器。共同模式反馈控制差值比较器提供一共同模式反馈路径至二主动式滤波器。回路滤波器电路消除电源及接地所导入之共同模式杂讯，并减低在总体锁相回路电路之相位跳动。每一主动式滤波器系由独立之二组被动式元件所构成，其决定自然模式(极点)之值及滤波模组之传输零点(零点)之值，如此允许锁相回路设计人员在调整主动式回路滤波器之整体增益带宽上，有较大的空间，有助于设计出更稳定更佳性能之锁相回路电路。

主权项

1.一种用于一对差値输入线路之回路滤波器电路, 包含: 一共同模式反馈控制差値比较器,该共同模式反馈 控制差値比较器设有一第一及一第二输入,以及一 参考电压输入,以及第一及第二输出; 一第一及一第二主动式滤波器,该第一及第二主动 式滤波器设置成一种并联及对称关系,各有一取自 一差値输入线路之输入,并有一输出连接至差値比 较器之第一及第二输入之任一,其中该差値比较器 之第一及第二输出各连接至第一及第二主动式滤 波器之任一,第一及第二主动式滤波器之输出用以 作为该电路之差値输出端子。2.如申请专利范围 第1项之回路滤波器电路,其中第一及第二主动式 滤波器各包括: 一运算放大器,包含一反相输入,一非反相输入,及 一输出;其中, 非反相输入连接至差値输入线路之一,以及通过一 第一组被动式元件连接至参考电压,其中,该第一 组被动式元件决定主动式滤波器之一组极点之値; 反相输入通过第一被动式元件连接至该反馈控制 比较器之输出及通过第二被动式元件连接至运算 放大器之输出,藉此,第一及第二被动式元件形成 一第二组被动式元件,且该第二组被动式元件影响 主动式滤波器之一组传输零点之値。3.如申请专 利范围第2项之回路滤波器电路,其中第一组被动 式元件包含以并联连接之一电阻器及一电容器。4 .如申请专利范围第2项之回路滤波器电路,其中第 二组被动式元件中之第一被动式元件为一电阻器 且第二被动式元件为一电容器。5.如申请专利范 围第1项之回路滤波器电路,其中共同模式反馈控 制差値比较器将第一及第二主动式滤波器之输出 之平均値与一参考信号比较,并输出一差値信号至 第一及第二之主动式滤波器之输入。6.如申请专 利范围第5项之回路滤波器电路,其中共同模式反 馈控制差値比较器包含一第二运算放大器,该第二 运算放大器具有一反相输入,一非反相输入及一输 出,其中,该非反相输入分别通过一第一及一第二 电阻连接至每一第一及第二主动式滤波器之放大 器之输出。7.如申请专利范围第6项之回路滤波器 电路,其中第二运算放大器之输出通过一第三及一 第四电阻连接至第一及第二主动式滤波器之反相 输入以提供一反馈输入。8.如申请专利范围第6项 之回路滤波器电路,其中第二运算放大器之非反相 输入系予以连接至参考信号。9.一种用于一对差 値输入线路之回路滤波器电路,包含: 一共同模式反馈控制差値比较器,该共同模式反馈 控制差値比较器设有一第一及一第二输入,以及一 参考电压输入,以及一第一及一第二输出; 一第一及一第二主动式滤波器,该第一及第二主动 式滤波器设置成一种并联及对称关系,且各有一取 自一主値输入线路之输入,并有一输出连接至差値 比较器之第一及第二输入之任一,其中,该差値比 较器之第一及第二输出各连接至第一及第二主动 式滤波器之任一,第一及第二主动式滤波器之输出 用以作为该电路之差値输出端子; 其中该第一及第二主动式滤波器各包括一运算放 大器,该运算放大器设有一反相输入及一非反相输 入以及一输出,其中非反相输入通过一第一组被动 式元件予以连接至差値输入线路之任一及连接至 参考电压,该第一组被动式元件可决定主动式滤波 器之一组极点之値,反相输入通过一第一组被动式 元件连接至反馈控制比较器之输出,并通过一第二 组被动式元件连接至运算放大器之输出,藉此,第 一及第二被动式元件形成一第二组被动式元件,其 影响主动式滤波器之一组传输零点之値,并且共同 模式反馈控制差値比较器包含一有一反相输入之 第二运算放大器,一非反相输入及一输出,该非反 相输入分别通过一第一及第二电阻器连接至每个 第一及第二主动式滤波器之运算放大器之输出。 10.如申请专利范围第9项之回路滤波器电路,其中 第一组被动式元件包含以并联连接之一电阻器及 一电容器。11.如申请专利范围第9项之回路滤波器 电路,其中第二组被动式元件中之第一被动式元件 为一电阻器且第二被动式元件为一电容器。12.如 申请专利范围第9项之回路滤波器电路,其中共同 模式反馈控制差値比较器将第一及第二主动式滤 波器之输出之平均値与一参考信号比较,并输出一 差値信号至第一及第二主动式滤波器之输入。13. 如申请专利范围第9项之回路滤波器电路,其中第 二运算放大器之输出通过一第三及一第四电阻器 连接至第一及第二主动式滤波器之反相输入。14. 如申请专利范围第10项之回路滤波器电路,其中第 二运算放大器之非反相输入系连接至参考信号。 图式简单说明: 图1为本发明锁相回路之差値主动式回路滤波器之 方块图。 图2为用于图1之差値主动式回路滤波器之单端二 阶主动式滤波器模组之示意图。 图3为图1中所示差値主动式回路滤波器之电路图 。 图4为一种根据先前技艺之代表性锁相回路(PLL)之 方块图。 图5为一种配合锁相回路电路使用之先前技艺之低 通主动式回路滤波器。 图6表示一种代表性二阶低通回路滤波器之频率响 应。 图7为一时序图,表示图1之电路消除共同模式杂讯 之方式。