用于存储混洗指令的方法与装置

摘要

指令高速缓冲存储器具有输入总线与输出总线，输入总线接收供存储在指令高速缓冲存储器中的位，输出总线包括用于并行输出指令的位的一组平行线路。为了简化高速缓冲存储器的配置，在该组平行线路上的指令位的输出次序不同于经由输入总线接收这些位的逻辑次序。在加载进高速缓冲存储器之前，混洗指令字的位。然后在从高速缓冲存储器读出这些字时，读线路便不需要交叉。

主权项

1.一种用于计算机处理器的指令高速缓冲存储器，包括：用于存储在所述计算机处理器执行的指令的一组存储体，该指令包括许多按混洗次序排列的位；输入总线，用于输入所述一组存储体中的指令位；以及包括多条线路的输出总线，用于以解开混洗的次序在所述多条线路上输出所述指令位，其中所述多条线路位于集成电路的一个单一平面。