| 摘要 |
本发明系有关一种半导体记忆体，具有–复数个半导体物质制成之网状鳍状物(FIN)，其被彼此分隔且其鳍状物纵向((FIN))彼此平行运行，复数个被形成于各鳍状物(FIN)之通道区域及电导掺杂接触区域(S／D)，且该通道区域及该接触区域被前后交替排列于该鳍状物纵向((FIN))；–复数个字线(WL)，其彼此平行且被垂直该鳍状物纵向((FIN))排列，且当闸极因控制其该导电率而运行于复数个该通道区域时，该字线(WL)系被电子绝缘于该接触区域及该通道区域；–复数个储存层(14)，被设计用于捕捉及发射电荷载子，至少该储存层(14)之一被各该通道区域及被指派至该通道区域之该字线(WL)间之绝缘层(16，18)包围之方式排列；及–复数个位元线(BL)，––其被相对该字线纵向((WL))倾斜及相对该鳍状物纵向((FIN))倾斜排列，––各例中之该位元线(BL)系包含至少第一及第二位元线区段(22，24)，––该第一位元线区段(22)之纵轴平行于第一位元线方向((BL1))运行，而该第二位元线区段(24)之纵轴平行于第二位元线方向((BL2))运行，该第二位元线方向((BL2))系对该第一位元线方向((BL1))以异于零度之角度被旋转；及––各该位元线(BL)系被电子连接至复数个该接触区域(S／D)，不被连接至该位元线(BL)之接触区域(S／D)，系被排列于被连接至该位元线(BL)之一之相同鳍状物(FIN)之两接触区域(S／D)之间。 |
