| 主权项 |
1.一种磁性随机存取记忆体,其系包含:第一及第二MTJ(磁性隧道接合)元件,其由可固定旋转方向的第一磁性层、可记忆资讯的第二磁性层和夹入第一及第二磁性层间的绝缘层所构成;及第一写入线(first write line),其配置于第一及第二MTJ元件间,作用于第一及第二MTJ元件而产生磁场,其中构成第一MTJ元件的第一磁性层、绝缘层及第二磁性层,与构成第二MTJ元件的第一磁性层、绝缘层及第二磁性层之位置关系,系相对于第一写入线而呈对称关系。2.如申请专利范围第1项之磁性随机存取记忆体,其中第一及第二MTJ元件系层叠在半导体基板上。3.如申请专利范围第1项之磁性随机存取记忆体,其中第一写入线至第一MTJ元件的距离与第一写入线至第二MTJ元件的距离,实际上系相等。4.如申请专利范围第1项之磁性随机存取记忆体,其中第二磁性层系配置于比第一磁性层靠近第一写入线的位置。5.如申请专利范围第4项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,与第一MTJ元件的第一磁性层相接触,且产生作用于第一MTJ元件的磁场;其中第一写入线自第一及第二MTJ元件分离。6.如申请专利范围第5项之磁性随机存取记忆体,进一步包含第一读出线,其与第一MTJ元件的第二磁性层相连接,用以从第一MTJ元件读出资料;其中第二写入线可作为从第一MTJ元件读出资料的第二读出线。7.如申请专利范围第4项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,与第二MTJ元件的第一磁性层相接触,且产生作用于第二MTJ元件的磁场;其中第一写入线自第一及第二MTJ元件分离。8.如申请专利范围第7项之磁性随机存取记忆体,进一步包含第一读出线,其与第二MTJ元件的第二磁性层相连接,并用以从第二MTJ元件读出资料;其中第二写入线可作为从第二MTJ元件读出资料的第二读出线。9.如申请专利范围第4项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,与第一MTJ元件的第一磁性层相接触,且产生作用于第一MTJ元件的磁场;其中第一写入线系与第一及第二MTJ元件的第二磁性层相接触。10.如申请专利范围第9项之磁性随机存取记忆体,其中第一写入线系作为可从第一MTJ元件读出资料的第一读出线用;第二写入线系作为可从第一MTJ元件读出资料的第二读出线用。11.如申请专利范围第4项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,与第二MTJ元件的第一磁性层相接触,且产生作用于第二MTJ元件的磁场;其中第一写入线系与第一及第二MTJ元件的第二磁性层相连接。12.如申请专利范围第11项之磁性随机存取记忆体,其中第一写入线系作为可从第二MTJ元件读出资料的第一读出线用;第二写入线系作为可从第二MTJ元件读出资料的第二读出线用。13.如申请专利范围第1项之磁性随机存取记忆体,其中第一磁性层系配置于比第二磁性层靠近第一写入线的位置。14.如申请专利范围第13项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,与第一MTJ元件的第二磁性层相接触,且产生作用于第一MTJ元件的磁场;其中第一写入线系自第一及第二MTJ元件分离。15.如申请专利范围第14项之磁性随机存取记忆体,进一步包含第一读出线,其与第一MTJ元件的第一磁性层其中相连接,且可从第一MTJ元件读出资料;第二写入线系作为可从第一MTJ元件读出资料的第二读出线用。16.如申请专利范围第13项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,与第二MTJ元件的第二磁性层相接触,且产生作用于第二MTJ元件的磁场;其中第一写入线系自第一及第二MTJ元件分离。17.如申请专利范围第16项之磁性随机存取记忆体,进一步包含第一读出线,其与第二MTJ元件的第一磁性层其中相连接,且从第二MTJ元件读出资料;第二写入线系作为可从第二MTJ元件读出资料的第二读出线用。18.如申请专利范围第13项之磁性随机存取记忆体,进一步包含第二写入线,与第一写入线相交,与第一MTJ元件的第二磁性层相接触,且产生作用于第一MTJ元件的磁场;其中第一写入线系与第一及第二MTJ元件的第一磁性层相接触。19.如申请专利范围第18项之磁性随机存取记忆体,其中第一写入线系作为可从第一MTJ元件读出资料的第一读出线用;第二写入线系作为可从第一MTJ元件读出资料的第二读出线用。20.如申请专利范围第13项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,与第二MTJ元件的第二磁性层相接触,且产生作用于第二MTJ元件的磁场;其中第一写入线系与第一及第二MTJ元件的第一磁性层相接触。21.如申请专利范围第20项之磁性随机存取记忆体,其中第一写入线系作为可从第二MTJ元件读出资料的第一读出线用;第二写入线系作为可从第二MTJ元件读出资料的第二读出线用。22.一种磁性随机存取记忆体,其系包含:第一、第二及第三MTJ元件,其由可固定旋转方向的第一磁性层、可记忆资讯的第二磁性层和夹入第一及第二磁性层间的绝缘层所构成;第一写入线(first write line),其配置于第一及第二MTJ元件间,作用于第一及第二MTJ元件而产生磁场;及第二写入线(second write line),其配置于第二及第三MTJ元件间,作用于第二及第三MTJ元件而产生磁场;其中构成第一MTJ元件的第一磁性层、绝缘层及第二磁性层与构成第二MTJ元件的第一磁性层、绝缘层及第二磁性层之位置关系,系相对于第一写入线而呈对称关系,且构成第二MTJ元件的第一磁性层、绝缘层及第二磁性层与构成第三MTJ元件的第一磁性层、绝缘层及第二磁性层之位置关系,系相对于第二写入线而呈对称关系。23.如申请专利范围第22项之磁性随机存取记忆体,其中第一、第二及第三MTJ元件,系层叠在半导体基板上。24.如申请专利范围第22项之磁性随机存取记忆体,其中第一写入线系与第一及第二MTJ元件的第一磁性层相接触;第二写入线系与第二及第三MTJ元件的第二磁性层相接触;第一线系与第二线相交。25.如申请专利范围第22项之磁性随机存取记忆体,其中第一写入线系与第一及第二MTJ元件的第二磁性层相接触;第二写入线系与第二及第三MTJ元件的第一磁性层相接触;第一线系与第二线相交。26.一种磁性随机存取记忆体,系包含:阵列,其具有层叠复数层的复数MTJ元件;第一导电线,其配置于阵列内;及第二导电线,其配置于阵列内,与第一导电线具有相同功能,并配置于第一导电线上(above);其中第一及第二导电线,系串联连接。27.如申请专利范围第26项之磁性随机存取记忆体,其中第一及第二导电线在阵列端部系相互连接。28.如申请专利范围第26项之磁性随机存取记忆体,其中第一及第二导电线,全部系在阵列内蛇行。29.如申请专利范围第26项之磁性随机存取记忆体,其中第一及第二导电线,系用于写入动作或读出动作。30.如申请专利范围第26项之磁性随机存取记忆体,其中第一及第二导电线,系朝同一方向延伸。31.如申请专利范围第26项之磁性随机存取记忆体,进一步包含:接触插塞,其配置于阵列端部,并连接第一及第二导电线;及电晶体,其连接于接触插塞。32.如申请专利范围第31项之磁性随机存取记忆体,其中电晶体系配置于阵列的正下方。33.如申请专利范围第26项之磁性随机存取记忆体,其中由第一及第二导电线构成的线的一端及另一端,系一同位于阵列一端部。34.如申请专利范围第26项之磁性随机存取记忆体,其中由第一及第二导电线构成的线的一端系位于阵列一端部;由第一及第二导电线构成的线的另一端系位于与阵列一端部相对的另一端部。35.如申请专利范围第26项之磁性随机存取记忆体,其中复数MTJ元件中,配置于同一层内的MTJ元件之固定层的磁化方向系相同。36.如申请专利范围第26项之磁性随机存取记忆体,其中复数MTJ元件中,配置于不同层内的MTJ元件固定层的磁化方向系相同。37.如申请专利范围第26项之磁性随机存取记忆体,其中复数MTJ元件中,配置于不同层内的MTJ元件固定层的磁化方向系不同。38.如申请专利范围第37项之磁性随机存取记忆体,其中复数MTJ元件的固定层磁化方向,系按层而不同。39.如申请专利范围第26项之磁性随机存取记忆体,其中阵列具有层叠的第一、第二、第三及第四MTJ元件;第一导电线系配置于第一及第二MTJ元件间,第二导电线系配置于第三及第四MTJ元件间。40.一种磁性随机存取记忆体,系包含:阵列,其具有层叠复数层的复数MTJ元件;第一导电线,其配置于阵列内;及第二导电线,其配置于阵列内,与第一导电线具有相同功能,并配置于第一导电线上(above);且其中第一及第二导电线,系并联连接。41.如申请专利范围第40项之磁性随机存取记忆体,其中第一及第二导电线,系在阵列端部相互连接。42.如申请专利范围第40项之磁性随机存取记忆体,其中第一及第二导电线,全部为梯形。43.如申请专利范围第40项之磁性随机存取记忆体,其中第一及第二导电线,系用于写入动作或读出动作。44.如申请专利范围第40项之磁性随机存取记忆体,其中第一及第二导电线,系朝同一方向延伸。45.如申请专利范围第40项之磁性随机存取记忆体,进一步包含接触插塞,其配置于阵列端部,且连接第一及第二导电线;及电晶体,其连接于接触插塞。46.如申请专利范围第45项之磁性随机存取记忆体,其中电晶体系配置于阵列的正下方。47.如申请专利范围第40项之磁性随机存取记忆体,其中由第一及第二导电线构成的线的一端及另一端,系一同位于阵列一端部。48.如申请专利范围第40项之磁性随机存取记忆体,其中由第一及第二导电线构成的线的一端,系位于阵列一端部;由第一及第二导电线构成的线的另一端,系位于与阵列端部相对的另一端部。49.如申请专利范围第40项之磁性随机存取记忆体,其中复数MTJ元件的固定层磁化方向系全部相同。50.如申请专利范围第40项之磁性随机存取记忆体,其中阵列具有层叠的第一、第二、第三及第四MTJ元件;第一导电线系配置于第一及第二MTJ元件间,第二导电线系配置于第三及第四MTJ元件间。51.一种磁性随机存取记忆体,系包含:阵列;其具有层叠复数层的复数MTJ元件;及第一写入线,其朝层叠前述复数MTJ元件的方向延伸,且用以于写入时产生磁场而设置。52.如申请专利范围第51项之磁性随机存取记忆体,其中第一写入线自复数MTJ元件分离。53.如申请专利范围第51项之磁性随机存取记忆体,其中第一写入线为复数MTJ元件所共有。54.如申请专利范围第51项之磁性随机存取记忆体,进一步包含第二写入线,其与第一写入线相交,用以于写入时产生磁场而设置。55.如申请专利范围第54项之磁性随机存取记忆体,进一步包含导电线,其与第一及第二写入线相交。56.如申请专利范围第51项之磁性随机存取记忆体,其中第一写入线系与配置于阵列正下方之开关元件相连接。57.如申请专利范围第56项之磁性随机存取记忆体,其中开关元件系MOS电晶体。58.如申请专利范围第51项之磁性随机存取记忆体,其中第一写入线系由层叠的复数接触插塞所构成。59.一种磁性随机存取记忆体,系包含:阵列,其具有层叠复数层的复数MTJ元件;及第一读出线,其朝层叠前述复数MTJ元件的方向延伸,且用以于读出时流出读出电流而设置。60.如申请专利范围第59项之磁性随机存取记忆体,其中第一读出线系与复数MTJ元件相连接。61.如申请专利范围第59项之磁性随机存取记忆体,其中第一读出线为复数MTJ元件所共有。62.如申请专利范围第59项之磁性随机存取记忆体,进一步包含第二读出线,其与第一读出线相交,用以于读出时流出读出电流而设置。63.如申请专利范围第62项之磁性随机存取记忆体,进一步包含导电线,其与第一及第二读出线相交。64.如申请专利范围第59项之磁性随机存取记忆体,其中第一读出线系与配置于阵列正下方之开关元件相连接。65.如申请专利范围第64项之磁性随机存取记忆体,其中开关元件系MOS电晶体。66.如申请专利范围第59项之磁性随机存取记忆体,其中第一读出线系由层叠的复数接触插塞所构成。67.如申请专利范围第59项之磁性随机存取记忆体,其中第一读出线系作为写入线用。图式简单说明:图1为配线共有化之发明参考例的剖面图,图2为配线共有化之发明参考例的剖面图,图3为配线共有化之发明第一例的剖面图,图4为配线共有化之发明第二例的剖面图,图5为配线共有化之发明第三例的剖面图,图6为串联/并联连接配线之发明参考例的平面图,图7为串联/并联连接配线之发明第一例的平面图,图8为图7构造的X方向剖面图,图9为图7构造的Y方向剖面图,图10为串联/并联连接配线之发明第二例的剖面图,图11为图10构造的Y方向剖面图,图12为串联/并联连接配线之发明第三例的剖面图,图13为串联/并联连接配线之发明第四例的剖面图,图14为串联/并联连接配线之发明第五例的剖面图,图15为图14构造的Y方向剖面图,图16为串联/并联连接配线之发明第六例的剖面图,图17为立体配线之发明参考例的立体图,图18为立体配线之发明参考例的剖面图,图19为立体配线之发明参考例的立体图,图20为立体配线之发明参考例的剖面图,图21为立体配线之发明第一例的立体图,图22为立体配线之发明第二例的立体图,图23为立体配线之发明第三例的立体图,图24为立体配线之发明第四例的立体图,图25为立体配线之发明第五例的立体图,图26为写入线与MTJ元件的位置关系平面图,图27为立体配线之发明第六例的立体图,图28为立体配线之发明第七例的立体图,图29为立体配线之发明第七例的立体图。 |
