| 主权项 |
1.一种补偿一平行-串列架构中之资料通道的不同等待之核心,该核心包含:将资料从一传输媒体提供给一处理器的复数个串列通道;沿着每一串列通道而插入的缓冲器;以及连接至该等缓冲器的训练逻辑,其中于接收来自该传输媒体的一资料通讯时,该训练逻辑暂停每一缓冲器,直到所有缓冲器同步化为止,及其中于该等缓冲器同步化后,该训练逻辑同时间重新开始该等缓冲器。2.如申请专利范围第1项之核心,其中该训练逻辑以该资料通讯内所包含的一训练顺序作业。3.如申请专利范围第2项之核心,其中该训练逻辑包括一及(AND)闸,用以决定所有缓冲器到达该训练顺序中一预定点的时间。4.如申请专利范围第3项之核心,其中该训练逻辑停止透过每一缓冲器的资料处理,直到所有缓冲器均到达该训练顺序中的该预定点为止,而且,当所有缓冲器均到达该训练顺序中的该预定点时,所有缓冲器将同时间重新开始。5.如申请专利范围第3项之核心,其中该训练顺序包括一初始训练顺序识别字和一最终训练顺序识别字,其中该最终训练顺序识别字包含该预定点。6.如申请专利范围第5项之核心,其中该训练顺序包括该初始训练顺序识别字与该最终训练顺序识别字间的一预定资料串流,其中仅当每一缓冲器均已处理一训练数量的资料串流时,该训练逻辑才允许每一缓冲器到达该预定点。7.如申请专利范围第6项之核心,其中该训练数量包含大于相邻资料通道间之最大倾斜値的一数目。8.一种平行-串列架构通讯系统,用以补偿该系统之资料通道中的不同等待,该系统包含:一平行-串列传输媒体;与该传输媒体通讯的一处理器;将资料从该传输媒体提供给该处理器的复数个串列通道;沿着每一串列通道而插入的缓冲器;以及连接至该等缓冲器的训练逻辑,其中于接收来自该传输媒体的一资料通讯时,该训练逻辑暂停每一缓冲器,直到所有缓冲器同步化为止,及其中于该等缓冲器同步化后,该训练逻辑同时间重新开始该等缓冲器。9.如申请专利范围第8项之系统,其中该训练逻辑以该资料通讯内所包含的一训练顺序作业。10.如申请专利范围第9项之系统,其中该训练逻辑包括一及(AND)闸,用以决定所有缓冲器均到达该训练顺序中一预定点的时间。11.如申请专利范围第10项之系统,其中该训练逻辑停止透过每一缓冲器的资料处理,直到所有缓冲器均到达该训练顺序中的该预定点为止,而且,当所有缓冲器均到达该训练顺序中的该预定点时,所有缓冲器将同时间重新开始。12.如申请专利范围第10项之系统,其中该训练顺序包括一初始训练顺序识别字和一最终训练顺序识别字,其中该最终训练顺序识别字包含该预定点。13.如申请专利范围第12项之系统,其中该训练顺序包括该初始训练顺序识别字与该最终训练顺序识别字间的一预定资料串流,其中仅当每一缓冲器均已处理一训练数量的资料串流时,该训练逻辑才允许每一缓冲器到达该预定点。14.如申请专利范围第13项之系统,其中该训练数量包含大于相邻资料通道间之最大倾斜値的一数目。15.一种补偿一平行-串列架构中之资料通道的不同等待之方法,该方法包含:接收来自一传输媒体的一资料通讯;将该资料通讯提供给沿着复数个串列通道而插入的缓冲器;暂停每一缓冲器,直到所有缓冲器同步化为止;于该等缓冲器同步化后,同时间重新开始该等缓冲器;以及将同步化的资料从该等缓冲器转送至一处理器。16.如申请专利范围第15项之方法,其中该暂停系根据该资料通讯内所包含的一训练顺序。17.如申请专利范围第16项之方法,其中该暂停包括决定所有缓冲器均已到达该训练顺序中一预定点的时间。18.如申请专利范围第17项之方法,其中该暂停停止透过每一缓冲器的资料处理,直到所有缓冲器均到达该训练顺序中的该预定点为止,而且,当所有缓冲器均到达该训练顺序中的该预定点时,则同时间重新开始所有缓冲器。19.如申请专利范围第18项之方法,其中该训练顺序包括一初始训练顺序识别字和一最终训练顺序识别字,其中该最终训练顺序识别字包含该预定点。20.如申请专利范围第19项之方法,其中该训练顺序包括该初始训练顺序识别字与该最终训练顺序识别字间的一预定资料串流,其中仅当每一缓冲器均已处理一训练数量的资料串流时,该暂停才允许每一缓冲器到达该预定点,其中该训练数量包含大于相邻资料通道间之最大倾斜値的一数目。图式简单说明:图1a显示一示范之InfiniBand网路的一示意图,其中可较佳使用本发明的装量;图1b系具有图1a所示组件的网路;图2系用以提供一ASIC与一传输媒体间之传输的一核心之示意图;图3a系该核心之抗倾斜逻辑计数器的一图形;图3b系如图3a中所示之抗倾斜逻辑计数器决定核心中之实体通道倾斜度的一流程图;图4a系用以实行本发明的一通道特有抗倾斜逻辑计数器之示意图;以及图4b系决定图4a中之通道倾斜度的一流程图。 |
