位元线接触窗及其制造方法

摘要

本发明提出一种位元线接触窗的制造方法，于已形成电晶体的基底上，形成顺应性的多晶矽层，并经定义形成连接掺杂区的内着陆垫。之后，于内着陆垫、电晶体和基底上顺应性形成一保护层，并于保护层上形成绝缘层。接着，于绝缘层和保护层中形成暴露出内着陆垫的接触窗开口，并继续进行MO蚀刻制程，以于开口上方形成具有着陆垫凹槽的图案。之后，进行MO沈积制程，于开口和凹槽中填入导电材质。所形成之位元线接触窗之结构包括底层之多晶矽内着陆垫、接触窗插塞、以及顶层之内连线着陆垫。伍、(一)、本案代表图为：第1I图。(二)、本案代表图之元件代表符号简单说明：100~半导体基底；102~电晶体；104~间隙；112~多晶矽层；112a~内着陆垫118~罩幕层；122~绝缘衬层；124~绝缘层；126~位元线接触窗开口；128~闸极电极接触窗开口；130~接合区接触窗开口；132~MO凹槽；134~具有钨着陆垫的位元线接触窗插塞136~具有钨着陆垫的闸极电极接触窗插塞；138~具有钨着陆垫的接合区接触窗插塞。

主权项

1.一种位元线接触窗的制造方法,包括:提供一基底,该基底上具有一电晶体,该电晶体包括一闸极电极、一掺杂区,该闸极电极为一第一绝缘层所保护;顺应性形成一多晶矽层于具有该电晶体之该基底上;定义该多晶矽层,以形成一内着陆垫与该掺杂区接触;顺应性形成一保护层于该内着陆垫、该电晶体和该基底上;形成一第二绝缘层于该保护层上,该第二绝缘层具有平坦化之表面;形成一开口于该第二绝缘层和该保护层中,且该开口暴露出该内着陆垫;以及于该开口中填入一金属材质。2.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该多晶矽层的厚度为100埃至400埃。3.如申请专利范围第1项所述之位元线接触窗的制造方法,其中蚀刻该多晶矽层的方法为湿蚀刻。4.如申请专利范围第3项所述之位元线接触窗的制造方法,其中蚀刻该多晶矽层的蚀刻剂为缓冲过的氢氟酸。5.如申请专利范围第4项所述之位元线接触窗的制造方法,其中该蚀刻剂为NH4F:HF,其比例为400~500:1。6.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该保护层的材质为氮化矽。7.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该保护层的厚度为110~130埃。8.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该第二绝缘层为BPSG/TEOS之叠层。9.如申请专利范围第1项所述之位元线接触窗的制造方法,其中该BPSG/TEOS之叠层中该BPSG层的形成方法包括:于该保护层上沈积一BPSG材质;以及研磨该BPSG材质至暴露出该保护层。10.如申请专利范围第9项所述之位元线接触窗的制造方法,其中该BPSG/TEOS之叠层中该BPSG层的厚度为5900~7300埃,该TEOS层的厚度为3600~4400埃。11.如申请专利范围第1项所述之位元线接触窗的制造方法,其中填入该开口中之该金属材质为钨金属。12.一种位元线接触窗的制造方法,适用于可区分成一记忆胞阵列区和一逻辑电路区的一基底中,其中该基底上具有一电晶体,该电晶体包括一闸极电极及一掺杂区,该闸极电极为一第一绝缘层所保护,该制造方法包括:顺应性形成一多晶矽层于具有该电晶体之该基底上;定义该多晶矽层,以于该记忆胞阵列区形成一内着陆垫电性接触该掺杂区;顺应性形成一保护层于该内着陆垫、该电晶体和该基底上;形成一第二绝缘层于该保护层上,该第二绝缘层具有平坦化之表面;形成一第一开口、一第二开口和一第三开口于该第二绝缘层和该保护层中,其中该第一开口暴露出该记忆胞阵列区之该内着陆垫的表面,该第二开口暴露出该逻辑电路区之该电晶体的该闸极电极,该第三开口暴露出该逻辑电路区之该电晶体的该掺杂区;以及于该第一、第二和第三开口中填入一金属材质。13.如申请专利范围第12项所述之位元线接触窗的制造方法,其中该多晶矽层的厚度为100埃至400埃。14.如申请专利范围第12项所述之位元线接触窗的制造方法,其中蚀刻该多晶矽层的方法为湿蚀刻。15.如申请专利范围第14项所述之位元线接触窗的制造方法,其中蚀刻该多晶矽层的蚀刻剂为缓冲过的氢氟酸。16.如申请专利范围第15项所述之位元线接触窗的制造方法,其中该蚀刻剂为NH4F:HF,其比例为400 ~ 500:1。17.如申请专利范围第12项所述之位元线接触窗的制造方法,其中该保护层的材质为氮化矽。18.如申请专利范围第12项所述之位元线接触窗的制造方法,其中该保护层的厚度为110~130埃。19.如申请专利范围第12项所述之位元线接触窗的制造方法,其中该第二绝缘层为BPSG/TEOS之叠层。20.如申请专利范围第12项所述之位元线接触窗的制造方法,其中该BPSG/TEOS之叠层中该BPSG层的形成方法包括:于该保护层上沈积一BPSG材质;以及研磨该BPSG材质至暴露出该保护层。21.如申请专利范围第20项所述之位元线接触窗的制造方法,其中该BPSG/TEOS之叠层中该BPSG层的厚度为5900~7300埃,该TEOS层的厚度为3600~4400埃。22.如申请专利范围第12项所述之位元线接触窗的制造方法,其中填入该第一、第二和第三开口中之该金属材质为钨金属。23.一种位元线接触窗,包括:一基底;一电晶体,设于该基底上,该电晶体包括一闸极电极及一掺杂区,该闸极电极为一第一绝缘层所保护;一内着陆垫,设于部份该电晶体表面和该掺杂区表面,该内着陆垫系由一多晶矽层所组成;一保护层,位于该内着陆垫、该电晶体和该基底上;一第二绝缘层,位于该保护层上,该第二绝缘层具有平坦化之表面;一接触窗插塞,位于该第二绝缘层和该保护层中,且与该内着陆垫电性接触;以及一内连线着陆垫,设于该接触窗插塞上。24.如申请专利范围第23项所述之位元线接触窗,其中该内着陆垫之该多晶矽层的厚度为100埃至400埃。25.如申请专利范围第23项所述之位元线接触窗,其中该保护层的材质为氮化矽。26.如申请专利范围第25项所述之位元线接触窗,其中该保护层的厚度为110~130埃。27.如申请专利范围第25项所述之位元线接触窗,其中该接触窗插塞和该内连线着陆垫的材质为钨金属。图式简单说明:第1A图至第1I图系绘示本发明之接触窗的制造流程之剖面图。第2A图系绘示传统之接触窗的制造流程图。第2B图系绘示本发明之接触窗的制造流程图。第3图系表示习知的位元线接触窗的制程导致位元线接触开路的示意图。第4图系表示习知的位元线接触窗的制程导致字元线-位元线短路的缺陷的示意图。