| 主权项 |
1.一种半导体装置,其特征包含:第一半导体晶片;接受来自该第一半导体晶片的动作指示,包含对应该动作指示的讯号输出动作之第二半导体晶片;以及具有复数条内部配线与复数个外部端子,具有电性结合于该内部配线的状态,搭载有该第一半导体晶片与第二半导体晶片,使该第一与第二半导体晶片相互连接的内部配线与连接于该内部配线的外部端子以及连接于该第一或第二半导体晶片的外部端子之安装手段,其中配设选择性地使由该第一半导体晶片对第二半导体晶片的动作指示无效之讯号路径而成。2.如申请专利范围第1项所述之半导体装置,其中为了来自该第一半导体晶片的指示的传达路径系具有:结合于该第一半导体晶片的第一内部配线;结合于该第一内部配线的第一外部端子;结合于该第二半导体晶片的第二内部配线;以及结合于该第二内部配线的第二外部端子,其中根据该第一与第二外部端子的连接之有无,构成选择性地使由该第一半导体晶片对第二半导体晶片的动作指示有效与无效的讯号路径。3.如申请专利范围第1项所述之半导体装置,其中该第二半导体晶片系具有无视来自该第一半导体晶片的动作指示的控制端子,相关的控制端子系连接于该外部端子。4.如申请专利范围第1项至第3项中任一项所述之半导体装置,其中该第一与第二半导体晶片具有使各个动作有效/无效的控制端子,各个控制端子系连接于该外部端子。5.如申请专利范围第1项至第3项中任一项所述之半导体装置,其中该第一半导体晶片系包含中央处理单元的处理器,该第二半导体晶片系记忆体电路。6.如申请专利范围第5项所述之半导体装置,其中该第二半导体晶片系由复数个构成,包含随机存取记忆体与非挥发性记忆体。7.如申请专利范围第5项所述之半导体装置,其中该第一半导体晶片系包含由复数个构成的中央处理单元的处理器以及处理器周边电路,该第二半导体晶片系包含由复数个构成的随机存取记忆体与非挥发性记忆体。8.如申请专利范围第6项所述之半导体装置,其中该第一半导体晶片或该第二半导体晶片系适合以其自身构成一个半导体装置的制品。9.如申请专利范围第1项所述之半导体装置,其中该第一半导体晶片包含藉由设定于特定的动作模式,取代对该第二半导体晶片的动作指示,使与该动作指示同等的讯号输出到外部端子之讯号路径。10.如申请专利范围第9项所述之半导体装置,其中该第一半导体晶片系包含中央处理单元时处理器,具有滙流排开放功能。11.如申请专利范围第1项所述之半导体装置,其中该半导体装置构成多晶片模组,该第一半导体晶片即使藉由失效讯号变成功能停止状态,也保持输出状态,且具有与该第二半导体晶片连接的讯号,暂时将在该功能停止状态下保持输出状态的讯号引出到多晶片模组外,在多晶片模组外令其可结合变更,藉由在保持该输出状态的该讯号的多晶片模组外的结合控制,使应成为该多晶片模组中的试验对象之半导体晶片与具有单体的半导体晶片之半导体装置等价,使单体的半导体晶片之试验图案照样可适用。12.一种半导体装置的测试方法,包含:第一半导体晶片;接受来自该第一半导体晶片的动作指示,包含对应该动作指示的讯号输出动作之第二半导体晶片;以及具有复数条内部配线与复数个外部端子,具有电性结合于该内部配线的状态,搭载有该第一半导体晶片与第二半导体晶片,使该第一与第二半导体晶片相互连接的内部配线与连接于该内部配线的外部端子以及连接于该第一或第二半导体晶片的外部端子之安装手段,配设选择性地使由该第一半导体晶片对第二半导体晶片的动作指示无效之讯号路径而成,其特征为:使由该第一半导体晶片对第二半导体晶片的动作指示无效,在与连接于该外部端子的测试装置之间,进行由第一半导体晶片朝该第二半导体晶片的动作试验。13.如申请专利范围第12项所述之半导体装置的测试方法,其中由该第一半导体晶片朝第二半导体晶片传达动作指示的该内部配线系连接于第一外部端子,由第二外部端子延伸,传达朝该第二半导体晶片的动作指示的内部配线系连接于该第二半导体晶片,开放该第一与第二外部端子的连接,选择性地使由该第一半导体晶片对第二半导体晶片的动作指示无效,对该测试装置供给使其由该第一外部端子输出的讯号,该第一半导体晶片对测试装置进行动作的指示,该第二外部端子系固定于不使该第二半导体晶片动作的位准。14.如申请专利范围第12项所述之半导体装置的测试方法,其中该第二半导体晶片系具有无视来自该第一半导体晶片的动作指示的控制端子,相关的控制端子系连接于该外部端子,用以在与连接于该外部端子的测试装置之间,进行由第一半导体晶片朝该第二半导体晶片的动作试验。15.如申请专利范围第14项所述之半导体装置的测试方法,其中该第一与第二半导体晶片具有使各个动作有效/无效的控制端子,各个控制端子系连接于该外部端子,用以使该第一半导体晶片的动作无效,在与连接于该外部端子的测试装置之间,进行朝该第二半导体晶片的动作试验。16.如申请专利范围第12项所述之半导体装置的测试方法,其中该第一半导体晶片包含藉由设定于特定的动作模式,取代对该第二半导体晶片的动作指示,使与该动作指示同等的讯号输出到第三外部端子之电路,藉由连接于该外部端子的测试装置,对该第一半导体晶片设定于该特定的动作模式,对该测试装置供给由该第三外部端子输出的讯号,用以在第一半导体晶片与测试装置之间,进行由第一半导体晶片朝该第二半导体晶片的动作试验。17.如申请专利范围第16项所述之半导体装置的测试方法,其中该第一半导体晶片系具有包含中央处理单元的滙流排开放功能的处理器,该测试装置对该第一半导体晶片的处理器使滙流排开放,用以藉由该测试装置进行朝该第二半导体晶片的动作试验。18.如申请专利范围第12项至第17项中任一项所述之半导体装置的测试方法,其中进行第一半导体晶片或第二半导体晶片与该外部端子之间的连接试验,以无连接不良为条件,进行包含第一半导体晶片或第二半导体晶片的动作时机试验之其他动作试验。图式简单说明:图1系用以说明与本发明有关的半导体装置及其测试方法的一实施例之概略区块图。图2系用以说明与本发明有关的半导体装置及其测试方法的其他一实施例之概略区块图。图3系用以说明与本发明有关的半导体装置及其测试方法的其他一实施例之概略区块图。图4系用以说明与本发明有关的半导体装置及其测试方法的其他一实施例之概略区块图。图5系显示与本发明有关的多晶片模组的一实施例之区块图。图6系用以说明与本发明有关的半导体装置及其测试方法的其他一实施例之概略区块图。图7系用以说明与本发明有关的多晶片模组的一实施例的制造方法之流程图。图8系本发明所使用的多晶片模组的安装制程的说明图。图9系显示本发明的多晶片模组试验方法的一实施例之流程图。图10系显示与本发明有关的多晶片模组的一实施例之构成图。图11系显示与本发明有关的多晶片模组的其他一实施例之构成图。图12(A),(B)系显示与本发明有关的多晶片模组的其他一实施例之构成图。 |
