| 主权项 |
1.一种用于提升式离散小波转换硬体实现之翻转 式演算法,包括下列步骤: 以提升式硬体架构为骨架,其系包含复数个基本运 算单元,且每一个运算基本单元中之运算点的输出 会连接到下一个基本运算单元的输入点; 进行翻转步骤,利用去除相连接基本运算单元之间 的乘法器来切断时间延迟累积效应,且去除该乘法 器之方法为沿着一条通过该乘法器的切集合,将每 个该切集合上的边全部乘以该乘法系数之倒数;以 及 将该基本运算单元中的运算点分开成二个加法器, 其中一加法器系和其他基本运算单元同时动作,另 一个加法器则落在该时间延迟累积的路径上。2. 如申请专利范围第1项所述之翻转式演算法,其中 该提升式硬体架构更可利用管线化方法来缩短临 界路径。3.如申请专利范围第1项所述之翻转式演 算法,其中该提升式硬体架构之演算法可被分解成 数个提升步阶和一个正规步阶,且所有被翻转的乘 法系数须被加入该正规步阶中,以确保取得之低通 系数与高通系数的正确性。4.如申请专利范围第1 项所述之翻转式演算法,其中在该提升式硬体架构 中,至少有一个基本运算单元被翻转。5.一种用于 提升式离散小波转换硬体实现之翻转式硬体架构, 包括:复数基本运算单元,每一个基本运算单元中 之运算点的输出会连接到下一个基本运算单元的 输入点,且在该基本运算单元之运算点及输入点之 间的乘法器系乘以一乘法系数之倒数,并将每个该 运算点分开成二个加法器。6.如申请专利范围第5 项所述之翻转式硬体架构,其中在该复数乘法器中 ,至少有一个该基本运算单元被翻转而使该乘法器 乘上其乘法系数之倒数,以切断其时间延迟的累积 效应。7.如申请专利范围第6项所述之翻转式硬体 架构,其中该二加法器之其中之一系与其他基本运 算单元同时动作,另一个加法器则落在该时间延迟 累积的路径上。8.如申请专利范围第5项所述之翻 转式硬体架构,其中每一该基本运算单元系由一个 暂存器、二个加法器及一个乘法器所组成。图式 简单说明: 第一图为习知以摺积为基底之离散小波转换硬体 架构。 第二图为习知之(9,7)滤波器组的提升式硬体架构 之信号流向图。 第三图为将第二图切成四个管线化层级的示意图 。 第四(a)图为原先于一维转换硬体架构中的电路示 意图。 第四(b)图为将第四(a)图所示之电路转换成条状式 二维转换硬体架构后的电路示意图。 第五(a)图至第五(c)图分别为本发明之基本运算单 元;翻转两个基本运算单元之示意图;以及翻转后 将运算点分成两个加法器,再重新调整乘法器和加 法器位置的示意图。 第六图为本发明应用在(9,7)滤波器的翻转式详细 结构示意图。 第七(a)图为本发明针对(9,7)滤波器组的翻转式硬 体架构;第七(b)图为经过三层管线化的硬体架构; 及第七(c)图为经过五层管线化的硬体架构。 第八图为针对乘法系数4/5于12位元精确度而设计 的硬体架构。 第九图为本发明将整数(9,7)滤波器组中的一个基 本运算单元翻转后的信号流向图。 |
