| 主权项 |
1.一种快闪记忆胞阵列,包括:复数个快闪记忆胞,排列成一阵列形式,每一该些记忆胞具有MONOS/SONOS结构,其中该些快闪记忆胞每个包括:三层结构之绝缘层堆叠于一半导体基底上,依序包括一低氮浓度的氧氮化层、一高氮浓度的氧氮化层及一低氮浓度的氧氮化层;一闸极电极,形成于该绝缘层上及一掺杂扩散区,形成于闸极电极每一侧之该半导体基底中;复数个字元线,沿一方向排列,因此排列在相同一排之该些记忆胞之闸极会连接在一起;复数个选择线,沿着与该些字元线垂直之一方向排列,因此排列在相同一行之该些记忆胞之源极会连接在一起;以及复数个位元线,沿着与该些选择线平行之一方向排列,因此在同一行之该些记忆胞之汲极会连接在一起。2.如申请专利范围第1项所述之快闪记忆胞阵列,其中该掺杂扩散区包括一LDD结构。3.如申请专利范围第1项所述之快闪记忆胞阵列,其中每一该闸极与该绝缘层之侧壁进一步形成有侧壁间隙壁。4.如申请专利范围第1项所述之快闪记忆胞阵列,其中该些记忆胞之该阵列系NOR形式排列。5.如申请专利范围第1项所述之快闪记忆胞阵列,其中该快闪记忆胞系为一快闪EEPROM。6.一种使用快闪记忆胞阵列进行资料程式化的方法,其中该阵列具有复数个字元线,选择线与位元线,分别连接形成一阵列形式的该些快闪记忆胞之闸极、源极与汲极,且该些快闪记忆胞之下部份分别具有井区,该资料程式化的方法包括:于该些快闪记忆体中选定一记忆胞之第一步骤;施加一供应电压Vcc至一字元线,一电压-Vpp至该选择线与其他字元线,以及该些井区的第二步骤,该字元线连接到该选定的记忆胞之闸极,该选择线与该些其他字元线系连接到该选定的记忆胞之源极与汲极,该些井区系位于该选定的记忆胞之下部份;施加一接地电压到选择线与位元线,并将一电压-Vpp连接到井区的第三步骤,此第三步骤与第二步骤同时进行,包括该选择线与位元线的记忆胞系与该选定的记忆胞连接到相同的字元线上;以及施加一接地电压到字元线上,以及施加一电压-Vpp至选择线与位元线与井区之第四步骤,此步骤与第一、第二步骤同时进行,具有该字元线之该记忆胞与该选定的记忆胞并不会连接在同一字元线上。7.一种使用快闪记忆胞阵列进行资料抹除的方法,其中该阵列具有复数个字元线、选择线与位元线,分别连接形成一矩阵形成的该些快闪记忆胞之闸极、源极与汲极,且该些快闪记忆胞之下部份分别具有井区,该资料抹除方法包括:一第一步骤,用以供应一电压-Vpp至该些记忆胞之该些字元线上;以及一第二步骤,与该第一步骤同时间进行,用以供应一电压Vcc至该些记忆胞之选择线、位元线及井区。图式简单说明:第1图绘示为一种快闪记忆胞的结构剖面图,此快闪记忆体在一记忆胞中包括两个电晶体;第2a图绘示为习知使用第1图所示之记忆胞作为记忆胞单元,而组成之快闪记忆体阵列,系利用位元组来作为程式化的条件;第2b图绘示为使用第1图所示之记忆胞作为记忆单原,且利用位元组来作为程式化的条件操作的一种习知之快闪记忆胞;第3图绘示为根据本发明一较佳实施例之一种快闪记忆体的阵列简示图;第4图绘示系为第3图之阵列中一个基本单位的快闪记忆胞的结构剖面图;第5a图至第5e图绘示为第4图之快闪记忆胞之制作流程剖面图;第6图为一个施加在第3图所示之快闪记忆体以进行程式化、抹除与读取操作的一个偏压条件表;第7图显示利用第6图之偏压条件进行程式化与抹除的操作之特性;第8图显示记忆胞的干扰性质,其中第6图的抑制程式化1的偏压是在程式化期间施加;第9图显示在施加第6图的偏压条件下,进行程式化与抹除操作其临限电压的变化;第10图显示一种记忆体的维持特性,说明本发明之快闪记忆胞可以将储存的资料维持多久;以及第11图显示一种临限电压的维持特性,依据本发明之快闪记忆胞其程式化与抹除循环的次数,说明记忆胞临限电压的改变模式。 |
