发明名称 Halbleiterbauelement mit reduzierter Gateüberlappungskapazitanz und Verfahren zur Herstellung des Halbleiterbauelements
摘要 Es ist ein MOS-Transistor (100, 200, 300, 300A, 400) bereitgetellt, der in der Lage ist, die Gateüberlappungskapazitanz zu reduzieren, ohne den Steuerstrom des MOS-Transistors zu vermindern. Im Einzelnen kann eine Doppelwinkel-Smile-Oxidationsstruktur (23) erhalten werden, indem die Seitenfläche einer Gateelektrode (3, 22, 32) so gekrümmt ist, dass sie nach oben breiter wird, und indem die Re-Oxidation der Randabschnitt einer Gateoxidschicht (2, 21, 31) dicker gemacht wird. Die Störstoffkonzentration einer Source/Drain-Schicht (28, 38) unter der Doppelwinkel-Smile-Oxidationsstruktur (ein Bereich um Punkt B) liegt im Bereich von 4 x 10·18· cm·-3· +- 40%.
申请公布号 DE10327928(A1) 申请公布日期 2004.04.01
申请号 DE20031027928 申请日期 2003.06.20
申请人 RENESAS TECHNOLOGY CORP., TOKIO/TOKYO 发明人 DANG, HAI;MAEDA, SHIGENOBU;MATSUMOTO, TAKUJI;HIRANO, YUUICHI
分类号 H01L29/423;H01L21/336;H01L29/45;H01L29/49;H01L29/78;H01L29/786;(IPC1-7):H01L29/78 主分类号 H01L29/423
代理机构 代理人
主权项
地址