发明名称 通过形成镶嵌互连制造半导体器件的方法
摘要 提供一种制造半导体器件的方法,其中当形成互连和接触孔时得到了充足的误对准裕度。形成限定凹槽的介电层图形,在该凹槽中将形成镶嵌互连。然后,蚀刻介电层图形之间的第一接触孔,同时用导电材料填充第一接触孔和凹槽。可以通过进行深蚀刻工艺用导电材料填充该凹槽。然后蚀刻介电层图形,从而形成镶嵌互连,同时用介电层图形仅覆盖将形成第二接触孔的区域。用掩模层填充介电层图形之间的空间,然后从所得到的结构选择性地除去介电层图形,从而形成与镶嵌互连对准的第二接触孔。
申请公布号 CN1485897A 申请公布日期 2004.03.31
申请号 CN03127848.5 申请日期 2003.08.12
申请人 三星电子株式会社 发明人 朴济民
分类号 H01L21/768;H01L21/3205;H01L21/28 主分类号 H01L21/768
代理机构 中原信达知识产权代理有限责任公司 代理人 谢丽娜;谷惠敏
主权项 1.一种制造半导体器件的方法,该方法包括:(a)在半导体衬底上依次层叠下介电层和上介电层;(b)蚀刻上介电层,从而形成介电层图形,以便在下介电层上形成平行的镶嵌互连,每个介电层图形具有第一宽度;(c)部分蚀刻介电层图形之间的下介电层,以便形成第一接触孔,蚀刻第一接触孔两侧上的介电层图形的侧壁上部,使得介电层图形具有与第二宽度对应的部分,第二宽度比第一宽度窄;(d)用第一导电材料填充第一接触孔,以便形成第一接触栓塞,用第一导电材料填充介电层图形之间的空间的下部,以便在第一接触栓塞上形成镶嵌互连,蚀刻镶嵌互连上的介电层图形,使得仅具有第一宽度的介电层图形部分突出在镶嵌互连以上;(e)用掩模层覆盖镶嵌互连,平面化掩模层直到露出在(d)之后遗留的介电层图形的顶表面;(f)选择性地除去未被掩模层覆盖的剩余介电层图形和剩余介电层图形下面的下介电层,以便形成第二接触孔;和(g)用第二导电材料填充第二接触孔,以便形成其中的第二接触栓塞。
地址 韩国京畿道水原市