| 发明名称 | 降低静电放电损坏的倒装SOI芯片结构与制造方法 | ||
| 摘要 | 本发明涉及一种降低静电放电损坏的倒装SOI(silicon－on－insulator)芯片结构，该SOI芯片结构包括有一硅基板(silicon substrate)，一绝缘层(insulator)设于硅基板之上，一电路层(active layer)设于绝缘层之上，以及一导电层电连接硅基板的一顶边与硅基板以及电路层的两侧边，用来建立该电路层与该硅基板的电连接以提供一静电放电路径。 | ||
| 申请公布号 | CN1485912A | 申请公布日期 | 2004.03.31 |
| 申请号 | CN02144471.4 | 申请日期 | 2002.09.28 |
| 申请人 | 威盛电子股份有限公司 | 发明人 | 钱家锜;张钦俞;朱建德 |
| 分类号 | H01L23/60 | 主分类号 | H01L23/60 |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 楼仙英;潘培坤 |
| 主权项 | 1、一种降低静电放电损坏的倒装SOI(silicon-on-insulator)芯片结构，其特征在于，该SOI芯片结构包括有：一硅基板(silicon substrate)；一绝缘层(insulator)设于该硅基板之上；一电路层(active layer)设于该绝缘层之上；以及一导电层电连接该硅基板的一顶边与该硅基板以及该电路层的两侧边，用来建立该电路层与该硅基板的电连接以提供一第一静电放电路径。 | ||
| 地址 | 中国台湾 | ||