发明名称 存储单元阵列的制造方法
摘要 一种存储单元阵列的制造方法,其步骤包括在半导体基底上形成多个沟槽与一晶体管;沉积第一绝缘层,以填满沟槽,形成多个绝缘塞;沉积第二绝缘层,在其上形成一开口,露出半导体基底,以及露出绝缘塞之一的角落;蚀刻该角落,形成一凹槽,在凹槽中沉积一掺杂的多晶硅层;沉积导电层,以填满凹槽,再进行蚀刻凹陷步骤,形成导电塞;在导电塞上及周缘形成第三绝缘层,以形成埋藏的位线;和进行回火,使得源极/漏极区和掺杂的多晶硅层中的杂质扩散而相接触。
申请公布号 CN1143390C 申请公布日期 2004.03.24
申请号 CN98105762.4 申请日期 1998.03.23
申请人 世界先进积体电路股份有限公司 发明人 宋建迈
分类号 H01L27/108;H01L21/82 主分类号 H01L27/108
代理机构 北京市柳沈律师事务所 代理人 陶凤波
主权项 1.一种存储单元阵列的制造方法,至少包括下列步骤:(a)在一半导体基底上形成多个沟槽;(b)在该半导体基底上形成一第一绝缘层,用以填满该多个沟槽;(c)去除在该半导体基底上的该第一绝缘层,留下填满的该多个沟槽,形成多个绝缘塞;(d)在该半导体基底和该多个绝缘塞上,沉积一第二绝缘层;(e)在该第二绝缘层上形成一第一开口,露出部分该半导体基底,以及露出该多个绝缘塞中的一绝缘塞的角落;(f)去除该绝缘塞角落下的该第一绝缘层,形成一凹槽;(g)在该第二绝缘层、露出的部分该半导体基底和该凹槽上形成一掺杂的第一多晶硅层;(h)在该掺杂的第一多晶硅层上沉积一导电层,且该导电层填满该凹槽;(i)去除该导电层、该掺杂的第一多晶硅层,留下在该凹槽中的该导电层和该掺杂的第一多晶硅层;(j)继续进行一蚀刻凹陷步骤,至该半导体基底的表面之下,形成一导电塞,用以作为一位线;(k)在该导电塞上及周缘形成一第三绝缘层,用以埋藏该位线;(l)在该半导体基底上形成一栅极绝缘层,且在该栅极绝缘层上形成一栅极;(m)在该栅极旁的该半导体基底上形成一轻掺杂的源极/漏极区,且该轻掺杂的源极/漏极区分布于该第三绝缘层和该多个沟槽之间的区域;(n)在该栅极旁侧形成一间隙壁;(o)在该间隙壁旁的该半导体基底上形成一重掺杂的源极/漏极区,于是该轻掺杂的源极/漏极区、该重掺杂的源极/漏极区与该栅极形成一转移晶体管;(p)进行一回火步骤,使得该重掺杂的源极/漏极区、该轻掺杂的源极/漏极区和该掺杂的第一多晶硅层中的杂质会扩散而相接触;(q)在上述各层上沉积一第四绝缘层;(r)在该第四绝缘层形成一第二开口,露出该轻掺杂的源极/漏极区与该重掺杂的源极/漏极区的表面;(s)在该第二开口周缘形成一第二多晶硅层,用以填满该第二开口,形成一下电极;(t)在该下电极上形成一介电层;以及(u)在该介电层上沉积一第三多晶硅层,用以形成一上电极,于是该下电极和该上电极形成一堆叠电容的结构。
地址 台湾省新竹科学工业园区