| 发明名称 | 具有测试模式的半导体存储装置 | ||
| 摘要 | 一种具有测试模式的半导体存储装置，在使用CSP的SRAM内设置计数器(5)。计数器(5)包括n+1级的触发电路(6.0～6.n)，根据测试信号TEST成为高电平，计数地址时钟信号(DQCLK)的脉冲数，输出地址信号群(A0～An)。与从外部输入地址信号群(A0～An)的先有的情况相比，可以减少测试时所需要的外部引线数，测试板的配线使用1层配线就够了。因此，可以降低测试的成本。 | ||
| 申请公布号 | CN1143317C | 申请公布日期 | 2004.03.24 |
| 申请号 | CN98119181.9 | 申请日期 | 1998.09.11 |
| 申请人 | 三菱电机株式会社 | 发明人 | 北冈万纪;浜本豪;井筒隆;山内秀树 |
| 分类号 | G11C11/34 | 主分类号 | G11C11/34 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王勇;叶恺东 |
| 主权项 | 1.一种具有测试模式的半导体存储装置，其特征在于：具有包括预先按指定数分组的多个存储器单元并对各存储器单元组分配固有的地址的存储器阵列(47)、在上述测试模式时计数输入初级的第1时钟信号的脉冲数并包括输出用于指定上述存储器单元组的地址的多个地址信号(A0～An)的串联连接的多级触发电路(6.0～6.n)的第1计数器(5)和将数据写入属于由从上述第1计数器(5)输出的多个地址信号(A0～An)指定的地址的存储器单元组的指定数目的存储器单元的写入单元(41～46，48，51～54)。 | ||
| 地址 | 日本东京都 | ||