发明名称 | 改进的延迟锁定环 | ||
摘要 | 一种延迟锁定环电路包括:接收装置,接收一系统时钟信号并输出第一时钟信号;延迟锁定环,接收使该延迟锁定环与一相位检测器同步的第一时钟信号;和一芯片外驱动电路,接收第一时钟信号并根据由第一时钟信号得到的第二时钟信号输出数据。提供一反馈环将芯片外驱动电路耦合到相位检测器上。该反馈环包括一芯片上延迟电路和一封装延迟电路。该反馈环使系统时钟信号与从芯片外驱动电路输出的数据之间同步。 | ||
申请公布号 | CN1143435C | 申请公布日期 | 2004.03.24 |
申请号 | CN99124898.8 | 申请日期 | 1999.11.25 |
申请人 | 西门子公司 | 发明人 | J·施尼尔 |
分类号 | H03L7/08 | 主分类号 | H03L7/08 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 邹光新;王忠忠 |
主权项 | 1.一种延迟锁定环电路,包括:一系统时钟接收装置,用来接收一系统时钟信号,并且输出由该系统时钟信号得到的第一时钟信号;一延迟锁定环,用来接收第一时钟信号,第一时钟信号用来使该延迟锁定环与一相位检测器同步;一芯片外驱动电路,用来接收延迟锁定环的输出并根据由第一时钟信号得到的第二时钟信号输出数据;和一反馈环,它将芯片外驱动电路耦合到相位检测器上;该反馈环包括一芯片上延迟电路和一封装延迟电路,该芯片上延迟电路用来模仿芯片上延迟,该封装延迟电路用来模仿芯片封装延迟,该反馈环使系统时钟信号与从芯片外驱动电路输出的数据之间同步。 | ||
地址 | 联邦德国慕尼黑 |