| 主权项 |
1.一种积体电路,包括:一基底;以及一氧化层,沈积在该基底上,该氧化层具有第一及第二部分,其中该氧化层具有之界面捕捉密度(Nit)为5x1010/cm-2至3x109/cm-2或更小,以及具有40或更小之厚度。2.如申请专利范围中第1项之积体电路,其中有一导电元件在该氧化层上。3.如申请专利范围中第1项之积体电路,其中该氧化层与该基底形成一界面,而且该界面的表面粗糙度为3或更小。4.如申请专利范围中第1项之积体电路,其中该氧化层的厚度系为2.5nm或更小。5.如申请专利范围中第1项之积体电路,其中该氧化层的压缩应力为2x109dyned/cm2或更小。6.如申请专利范围中第1项之积体电路,其中该氧化层的一部分实质上是非晶质二氧化矽。7.如申请专利范围中第1项之积体电路,其中有一高k値介电层在该氧化层上,而且有一导电层在该高k値介电层上。8.如申请专利范围中第2项之积体电路,其中该导电层是闸极,而且该积体电路是场效电晶体。9.如申请专利范围中第1项之积体电路,其中该氧化层进一步具有一缺陷密度(Do)为0.1缺陷/cm-2或更小。10.如申请专利范围中第2项之积体电路,其中该导电元件是电容板,而且该积体电路是电容。图式简单说明:图1a是依据本发明典型MOS结构的剖示图。图1b是依据本发明典型MOS电晶体的剖示图。图2是依据本发明典型实施例制程中的温度对时间曲线图。图3-5显示出依据本发明典型实施例形成氧化层制程中的剖示图。图6是穿透式电子显微镜(TEM)的传统氧化层晶格影像,该传统氧化层是在具有导电层的基底上。图7依据本发明典型实施例的穿透式电子显微镜(TEM)的氧化层晶格影像,该氧化层是在基底上,而该基底包含有在氧化层上的导电层。图8本发明氧化物以及传统氧化物的VT(VT漂移)劣化百分比曲线图。图9传统氧化物以及依据本发明典型实施例的氧化物中,代表热载子老化(HCA)的时间对基底电流(Isub)曲线图。图10是传统氧化物以及依据本发明典型实施例的氧化物中,失效平均时间(MTFF)对电场的曲线图。图11是传统闸极氧化层以及依据本发明典型实施例的闸极氧化层中,15X15m2NMOSFETS传导率(gm)对闸极源极电压(Vgs)的比较曲线图。图12是传统闸极氧化层以及依据本发明典型实施例的闸极氧化层中,15X15m2NMOSFETS汲极电流(Id)对汲极电压(Vd)的比较曲线图。图13是传统闸极氧化层以及依据本发明典型实施例的闸极氧化层中,在n型澡缸内15X15m2FETS累积机率对漏电流的比较曲线图。图14是传统闸极氧化层以及依据本发明典型实施例的闸极氧化层中,在p型澡缸内15X15m2FETS累积机率对漏电流的比较曲线图。 |
