| 主权项 |
1.一种薄膜电晶体(TFT)阵列,包含: 一绝缘基板; 复数个互相垂直的扫瞄线和讯号线,设置于绝缘基 板; 复数个像素电极,设置于被扫瞄线和讯号线所环绕 的像素区域中;以及 一第一薄膜电晶体(TFT),提供电压至像素电极;和一 第二薄膜电晶体(TFT),作为像素电极预备充电用; 其特征为: 第二TFT系至少和扫瞄线或讯号线的一部分重叠而 形成。2.如申请专利范围第1项之TFT阵列,其中第二 TFT的第二匣极电极和一扫瞄线前排的另一扫瞄线 电性连接,上述第一个扫瞄线则与第一TFT的第一匣 极电极相连。3.如申请专利范围第1项之TFT阵列,其 中与第二TFT的第二匣极电极相连之扫瞄线,系与第 一TFT的第一匣极电极相连之扫瞄线其前排的一扫 瞄线;而与第二TFT的第二吸极电极相连的讯号线, 则是与第一TFT的第一吸极电极相连的讯号线其下 一列的一讯号线。4.如申请专利范围第1项之TFT阵 列,更包含有: 一保护层,其覆盖第一TFT的第一源极电极和第二TFT 的第二源极电极所形成;及 一接触孔,其延伸穿透保护层; 其特征为: 第一和第二源极电极分别和像素电极电性连接。5 .如申请专利范围第1项之TFT阵列,其中在扫瞄线和 讯号线内部所形成的一遮光层和第二TFT的第二源 极电极相连接,而且遮光层在第二源极电极和像素 电极间形成一储存电容。图式简单说明: 图1系为显示习知TFT阵列规格构造的平面图。 图2系为显示习知TFT阵列电路构造的方块图。 图3系为显示本发明一TFT阵列之第一实施例的平面 图。 图4系为显示本发明的TFT阵列之第一实施例其结构 的剖面图。 图5系显示在本发明的TFT阵列之第一实施例中采用 驱动方法时,驱动电压的时序图,和随时间变化的 像素电压之图式。 图6系显示本发明的TFT阵列之第一实施例的电路结 构方块图。 图7系显示本发明的TFT阵列之第二实施例的平面图 。 图8系显示本发明的TFT阵列之第二实施例其结构的 剖面图。 图9系显示本发明的TFT阵列之第三实施例的平面图 。 图10系显示本发明的TFT阵列之第三实施例其结构 的剖面图。 图11系显示在本发明的TFT阵列之第三实施例中采 用驱动方法时,驱动电压的时序图,和随时间变化 的像素电压之图式。 |
