| 发明名称 | 具有缩短的焊盘间距的半导体集成电路 | ||
| 摘要 | 一种半导体集成电路包括具有第一尺寸的多个第一焊盘；具有比第一尺寸更小的第二尺寸的多个第二焊盘；开关电路，在第一开关状态中把第一焊盘连接到各个第一核心电路，以及在第二开关状态中把第一焊盘连接到各个第二核心电路，该第二核心电路被连接到第二焊盘，其中第一焊盘和第二焊盘相混合并且排列为直线。 | ||
| 申请公布号 | CN1482679A | 申请公布日期 | 2004.03.17 |
| 申请号 | CN03131196.2 | 申请日期 | 2003.05.15 |
| 申请人 | 富士通株式会社 | 发明人 | 鴫原武夫 |
| 分类号 | H01L23/50;H01L23/52 | 主分类号 | H01L23/50 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 朱海波 |
| 主权项 | 1.一种半导体集成电路，其中包括：具有第一尺寸的多个第一焊盘；具有比第一尺寸更小的第二尺寸的多个第二焊盘；开关电路，在第一开关状态中把第一焊盘连接到各个第一核心电路，以及在第二开关状态中把第一焊盘连接到各个第二核心电路，所述第二核心电路被连接到第二焊盘，其中所述第一焊盘和所述第二焊盘相混合并且排列为直线。 | ||
| 地址 | 日本神奈川 | ||