发明名称 |
通用数字电路仿真测试系统及测试方法 |
摘要 |
本发明公开了一种通用数字电路仿真测试系统及测试方法,该系统由用于产生测试激励数据的数据源、按总线标准将激励数据映射为时序的总线功能模块BFM及至少一个双路测试单元组成,相应测试方法是将激励数据映射的时序送入待测设计并进行与之并行的双路测试,使仿真测试的通用性增强、代码复用率和可扩展性提高。 |
申请公布号 |
CN1482661A |
申请公布日期 |
2004.03.17 |
申请号 |
CN02143017.9 |
申请日期 |
2002.09.11 |
申请人 |
华为技术有限公司 |
发明人 |
贺超 |
分类号 |
H01L21/66;H01L21/70;G06F17/50 |
主分类号 |
H01L21/66 |
代理机构 |
|
代理人 |
|
主权项 |
1、一种通用数字电路仿真测试系统,其特征在于:该系统由用于产生测试激励数据的数据源、按总线标准将激励数据映射为时序的总线功能模块BFM及至少一个双路测试单元组成,所述双路测试单元由分别与待测设计入端及出端连接的上路测试线路和下路测试线路构成,其中上路测试线路的组成是:将总线的信号时序映射为单位数据的入端总线监视模块、根据入端总线监视模块输出的单位数据对待测设计进行算法仿真以得到输出期望数据的处理单元、对输出期望数据进行存储的存储单元、将待测设计出端的总线信号时序映射为单位数据的出端总线监视模块、对存储单元的期望数据与出端总线监视模块的单位数据进行比较的比较单元;下路测试线路的组成是:将总线的信号时序映射为单位数据的入端总线监视模块、根据入端总线监视模块输出的单位数据对待测设计进行算法仿真以得到输出期望数据的处理单元、对输出期望数据进行存储的存储单元、对存储单元的期望数据选择输出的调度单元、将调度单元的输出数据映射为信号时序并送至待测设计出端总线的出端总线功能模块。 |
地址 |
518057广东省深圳市科技园科发路华为服户服务中心大厦知识产权部 |