WCDMA高速高效基带滤波器装置

摘要

本装置为31级的高效、高速FIR滤波装置，用于第三代移动通信系统基带发送部分的限带成型。采用两倍chip速率成形滤波，内插到8倍chip速率或其它高倍速率，输出通过量化器减少带内量化噪声。成形滤波器采用乘法器时分复用的方法，奇数系数和偶数系数用两个乘法器就可以实现基带成形滤波。滤波器系数通过理论和实验多种方法优化，使得滤波器阶数为31时就满足WCDMA技术规范。内插滤波器采用简单系数用较小的代价将采样速率从2倍提高到8倍或其它采样速率。输出量化器将量化噪声谱转移到高端，减少了信号带内的量化噪声。在满足系统设计指标的前提下，采用FPGA设计，只用了80000等效门就实现了可以工作在WCDMA系统中基带滤波器。

主权项

1、WCDMA高速高效基带滤波器装置，其特征在于：该装置由三部分组成，两倍速率预失真奇偶采样分离的有限冲击响应滤波器模块(101)，两倍到八倍内插滤波器模块(102)，输出量化模块模块(103)，其中，两倍速率预失真奇偶采样分离的有限冲击响应滤波器模块(101)与两倍到八倍内插滤波器模块(102)和输出量化模块模块(103)顺序连接，并且两倍速率预失真奇偶采样分离的有限冲击响应滤波器模块(101)进一步包括：(1)两个乘法器，一个进行奇数系数的乘法，一个进行偶数系数的乘法；(2)三个移位寄存器装置S1、S2、S3，基于双口RAM实现，用于寄存基带信号，在任一时刻，三个双口RAM中存储的内容都是相同的；(3)三个读地址发生装置RA1、RA2、RA3，分别作为三个双口RAM的读地址，每个CHIP产生8个读地址；(4)一个写地址发生装置WA，作为三个双口RAM的写地址，每个CHIP地址加1；(5)三个符号位扩展装置SE1、SE2、SE3，将输入的16位有符号数扩展为17位有符号数；(6)两个17位加法器装置ADD1、ADD2；(7)两个寄存器装置REG1、REG2，分别用于寄存加法器ADD1和ADD2的输出结果；(8)两个ROM装置ROM1、ROM2，分别用于寄存奇数抽头系数(16×8)和偶数抽头系数(16×9)；(9)两个寄存器装置REG3、REG4，分别寄存ROM1、ROM2的输出；(10)一个ROM1和ROM2读地址发生装置，每个CHIP产生8个读地址；(11)两个乘法累加器装置MUL1、MUL2，MUL1完成奇数系数的乘加，MUL2完成偶数系数的乘加；(12)二选一装置MUX，每个CHIP同时产生两个计算结果，相当于以2倍CHIP速率采样以后的前后两个计算结果；两倍到八倍内插滤波器模块(102)分为三级，呈级联关系，它将两倍速率预失真奇偶采样分离的有限冲击响应滤波器模块(101)输出的信号内插到八倍速率；输出量化模块(103)将两倍到八倍内插滤波器模块(102)输出的信号进行再量化，减少输出位数。