发明名称 | 半导体器件 | ||
摘要 | 本发明的是,同时消除空隙产生、掺杂的绝缘体中的杂质向半导体衬底等扩散以及由氮化硅膜引起的栅绝缘膜变薄这些与元件隔离有关的问题。在沟槽2内,在掺杂的氧化硅膜31D与衬底1之间配置氮氧化物膜310N1和氧化硅膜3101,在比掺杂的氧化硅膜31D更靠沟槽2的开口入口侧配置氧化硅膜3102。借助于利用氧化硅膜3101的氮化处理形成氮氧化物膜310N1。沟槽2的开口入口附近被氧化硅膜3101、3102和氮氧化硅膜310N1占据。 | ||
申请公布号 | CN1482664A | 申请公布日期 | 2004.03.17 |
申请号 | CN03123822.X | 申请日期 | 2003.05.16 |
申请人 | 三菱电机株式会社 | 发明人 | 黑井隆;山下朋弘;堀田胜之 |
分类号 | H01L21/76 | 主分类号 | H01L21/76 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 刘宗杰;梁永 |
主权项 | 1.一种半导体器件,其特征在于:包括:具有主表面,同时具有在上述主表面上设置其开口入口而形成的沟槽的半导体衬底;在上述沟槽内配置的、掺入了杂质的绝缘体;在上述沟槽内,隔着上述掺杂的绝缘体与上述沟槽的底面相向地配置的、未掺入杂质的绝缘体;在上述沟槽内,在上述掺杂的绝缘体与上述半导体衬底之间,以及在上述未掺杂杂质的绝缘体与上述半导体衬底之间配置的第1氮氧化物膜;以及在上述半导体衬底的上述主表面中的未形成上述沟槽的区域配置的MIS型晶体管,上述掺杂的绝缘体借助于上述未掺杂的绝缘体和上述第1氮氧化物膜与上述半导体衬底隔离。 | ||
地址 | 日本东京都 |