主权项 |
1.一种用以将晶粒向下之晶粒重新定方位于晶粒向上之方位的基板,该晶粒向下之晶粒界定电气接触,该基板包含:多条导电引线,界定第一接触,该等第一接触被配置而自晶粒向下之晶粒的电气接触接受电气连接,且其中,该等电线界定第二接触,该等第二接触被配置而对应于晶粒向上之方位。2.如申请专利范围第1项之基板,另包含:导电配线,使晶粒向下之晶粒的电气接触连接到基板上的第一接触,一封装组件,被配置来收纳晶粒向上之晶粒,该封装组件具有被配置而做成到晶粒向上之晶粒的电气连接之第三接触,以及导电配线,使基板上的第二接触连接到第三接触。3.如申请专利范围第2项之基板,其中,该封装组件包含一导线架,其中,该等第三接触被形成做为导线架的部分,且其中,该导线架界定第四接触,其中,该等第四接触被配置而做成到印刷电路板的电气连接。4.如申请专利范围第2项之基板,另包含使基板黏着于晶粒向下之晶粒的非导电机构。5.如申请专利范围第2项之基板,其中,该基板包含一选自由陶瓷材料及有机材料所组成之群中的材料。6.如申请专利范围第2项之基板,其中,该晶粒向下之晶粒为积体电路。7.如申请专利范围第2项之基板,其中,该晶粒向下之晶粒包含黏着于晶粒向下之晶粒的组件。8.一种用以将晶粒向下之晶粒重新定方位于晶粒向上之方位的方法,该晶粒向下之晶粒界定电气接触,该方法包含步骤:形成多条导电引线,界定基板上的第一及第二接触,配置第一接触而自晶粒向下之晶粒的电气接触接受电气连接,以及配置第二接触而对应于晶粒向上之方位。9.如申请专利范围第8项之方法,另包含步骤:使导电配线从晶粒向下之晶粒的电气接触连接到基板上的第一接触,配置一封装组件来收纳晶粒向上之晶粒,该封装组件界定被配置来接收到晶粒向上之晶粒的电气连接之第三接触,以及使导电配线从基板上的第二接触连接到第三接触。10.如申请专利范围第9项之方法,另包含步骤:在封装组件之内设置一导线架,形成第三接触而做为导线架的部分,及形成第四接触而做为导线架的部分,以及配置该等第四接触以做成到印刷电路板的电气连接。11.如申请专利范围第9项之方法,另包含使基板黏着于晶粒向下之晶粒的步骤。12.如申请专利范围第9项之方法,另包含从一选自由陶瓷材料及有机材料所组成之群中的材料形成基板的步骤。13.如申请专利范围第9项之方法,其中,该晶粒向下之晶粒为积体电路。14.如申请专利范围第9项之方法,其中,该晶粒向下之晶粒包含黏着于晶粒向下之晶粒的组件。15.一种晶粒黏着封装组件,用来以晶粒向上之方位重新定方位及连接晶粒向下之晶粒,该晶粒黏着封装组件包含:一基板,具有多条界定第一接触的导电引线,该等第一接触被配置而自晶粒向下之晶粒的电气接触接受电气连接,且其中,该等电线界定第二接触,该等第二接触被配置而对应于晶粒向上之方位,该晶粒黏着封装组件界定具有晶粒向上之方位的第三接触引线,以及电气连接,从第三接触到第二接触。16.如申请专利范围第15项之晶粒黏着封装组件,其中,该封装组件包含一导线架,其中,该等第三接触被形成做为该导线架的部分,且其中,该导线架界定第四接触,其中,该等第四接触被配置而做成到印刷电路板的电气连接。17.如申请专利范围第15项之晶粒黏着封装组件,另包含使基板黏着于晶粒向下之晶粒的非导电机构。18.如申请专利范围第15项之晶粒黏着封装组件,其中,该基板包含一选自由陶瓷材料及有机材料所组成之群中的材料。19.如申请专利范围第15项之晶粒黏着封装组件,其中,该晶粒向下之晶粒为积体电路。20.如申请专利范围第15项之晶粒黏着封装组件,其中,该晶粒向下之晶粒包含黏着于晶粒向下之晶粒的组件。21.一种以晶粒向上之方位来重新定方位及连接晶粒向下之晶粒与封装组件的方法,该晶粒黏着封装组件界定具有晶粒向上之方位的第三接触引线,该晶粒向下之晶粒界定电气接触,该方法包含步骤:形成多条界定基板上的第一及第二接触之导电引线,配置第一接触而自晶粒向下之晶粒的电气接触接受电气连接,配置第二接触而对应于晶粒向上之方位,做成从第三接触到第二接触的电气连接。22.如申请专利范围第21项之方法,其中,做成电气连接包含步骤:使导电配线从晶粒向下之晶粒的电气接触连接到基板上的第一接触,使导电配线从基板上的第二接触连接到第三接触。23.如申请专利范围第21项之方法,另包含步骤:在封装组件之内设置一导线架,形成第三接触而做为导线架的部分,及形成第四接触而做为导线架的部分,以及配置该等第四接触以做成到印刷电路板的电气连接。24.如申请专利范围第21项之方法,另包含使基板黏着于晶粒向下之晶粒的步骤。25.如申请专利范围第21项之方法,另包含从一选自由陶瓷材料及有机材料所组成之群中的材料形成基板的步骤。26.如申请专利范围第21项之方法,其中,该晶粒向下之晶粒为积体电路。27.如申请专利范围第21项之方法,其中,该晶粒向下之晶粒包含黏着于晶粒向下之晶粒的组件。图式简单说明:图1系习知技术之基于导线架之晶粒向上封装组件的剖面图。图2系习知技术之基于导线架之晶粒向下封装组件的剖面图。图3系本发明之晶粒向上/晶粒向下导向封装组件的立体图,连带晶粒在陶瓷基板的适当位置上。图4系本发明之封装组件之基板的顶视图,其显示当适当位置时,伸展于晶粒之下的线路路由。图5系本发明之封装组件的顶视图,但不具晶粒在陶瓷基板的适当位置上。图6系本发明之晶粒向上/晶粒向下导向封装组件第二实施例的立体图,连带晶粒在导线架的适当位置上。 |