混载DRAM的半导体器件

摘要

本发明提供一种半导体器件，能抑制DRAM的读出放大器晶体管对之间的特性差异，谋求读出放大器的高灵敏度化。构成上述DRAM的CMOS读出放大器的、N型读出放大器晶体管的栅电极对和P型读出放大器晶体管的栅电极对，分别与位线在同一方向并联配置在一个有源区内；邻接的N型读出放大器晶体管对、及邻接的P型读出放大器晶体管对，通过STI被绝缘隔离。

主权项

1.一种半导体器件，混载着DRAM区域和高速CMOS逻辑区域，其特征在于，构成上述DRAM的CMOS读出放大器的、N型读出放大器晶体管的栅电极对和P型读出放大器晶体管的栅电极对，分别与位线在同一方向并联配置在一个有源区内；邻接的N型读出放大器晶体管对、及邻接的P型读出放大器晶体管对，通过元件隔离区域被绝缘隔离。