一种在智能卡中的时钟频率判定电路

摘要

本实用新型一种在智能卡中的时钟频率判定电路，主要由两个计数器和两个比较电路组成。一个计数器为标准计数器第一计数器(2)，工作在参考时钟频率上，参考时钟频率约为7.8MHz，标准计数器的宽度为7比特，计数范围可从0计数到127。另一个计数器第二计数器(3)对输入时钟计数。比较电路为组合电路，在特定的时间点上将比较结果采样到寄存器第一比较频率寄存器(5)和第二比较频率寄存器(6)中。比较结果维持到下一次复位器(1)复位信号采样行动前。本实用新型的电路由数字电路电路组成，规模简单，抗干扰能力较好。

主权项

1.一种在智能卡中的时钟频率判定电路，其特征在于：包括复位器(1)，第一计数器(2)，第二计数器(3)，溢出标志寄存器(4)，第一比较频率寄存器(5)，第二比较频率寄存器(6)，所述复位器(1)的输出的第一端与所述第一计数器(2)，溢出标志寄存器(4)，第一比较频率寄存器(5)，第二比较频率寄存器(6)的输入的第一端耦合在一起，输出的第二端与第一计数器(2)，溢出标志寄存器(4)的输入的第二端耦合在一起，同时与第二计数器(3)的输入端连接；所述第一计数器(2)的输出第一端与第一比较频率寄存器(5)和第二比较频率寄存器(6)的输入第二端耦合在一起，输出的第二端与复位器(1)的输入端连接；所述溢出标志寄存器(4)的输出端与第一比较频率寄存器(5)和第二比较频率寄存器(6)的输入第三端耦合在一起；所述第二计数器(3)的输出第一端与第一比较频率寄存器(5)和第二比较频率寄存器(6)的输入第四端耦合在一起，输出第二端与溢出标志寄存器(4)的输入的第三端连接。