半导体积体电路装置

摘要

本发明系提供一种半导体积体电路装置，其系藉由将层间绝缘膜之第1配线层之配线间空间予以紧密化，而增加层间绝缘膜之第1配线层之总量，并减低造成弯曲的原因之低硬度层间绝缘膜之总量。其结果，例如在设置于层间绝缘膜上之保护膜，系由于并不产生会导致该层间绝缘膜弯曲的应力(荷重等)，故在其保护膜不致于产生龟裂等之现象。因此，能防止起因于上述的保护膜之龟裂等之第2配线层之断线等之不适合之情形，并可构成可靠性较高之半导体积体电路装置。