| 摘要 |
本发明系在DTMOS中扩大基板偏压系数γ，以谋求临限电压之进一步降低。本发明之半导体装置具备：矽支撑基板1；扩散层6，其系于支撑矽基板1之表面层导入杂质而形成；埋入绝缘膜2，其系设置于扩散层6上；岛状之矽活性层3，其系设置于埋入绝缘膜2上；通道8，其系形成于活性层3内；源极及汲极区域S，D，其系以夹着通道8之方式形成于活性层3内；闸极绝缘膜4，其系形成于通道8上；闸极5，其系形成于该闸极绝缘膜4上，且形成于活性层3之侧面，并与前述通道8、源极及汲极S，D绝缘分离；及电极，其系连接于前述活性层。 |
