发明名称 制造半导体装置的方法及形成图案的方法
摘要 本发明提供一种制造半导体装置之方法,其包含于基材上形成用以形成图案之层合膜之步骤,其中,此用以形成图案之层合膜包含最内层、内层及表面层,此最内层之消光系数k系0.3或更多,且此内层之消光系数k系0.12或更多。亦提供一种形成图案之方法,其包含于基材上形成用以形成图案之层合膜之步骤,其中,此用以形成图案之层合膜包含最内层、内层及表面层,此最内层之消光系数k系0.3或更多,且此内层之消光系数k系0.12或更多。
申请公布号 TW200403534 申请公布日期 2004.03.01
申请号 TW092117281 申请日期 2003.06.25
申请人 富士通股份有限公司 发明人 乙黑昭彦;武智敏;出口贵敏
分类号 G03F7/075 主分类号 G03F7/075
代理机构 代理人 恽轶群;陈文郎
主权项
地址 日本