| 主权项 |
1.一种比较器,包括:一比较器输入,于撷取模式(acquisition mode)期间用于接收第一输入讯号与第二输入讯号;以及一比较器输出,用于输出一比较器输出讯号指示介于第一输出讯号与第二输出讯号之间之最大讯号,该比较器包括:一交叉耦接再生闩,于闩模式期间用于再生一讯号指示该第一讯号与第二讯号之差距;一电压随动器/串接电路,连接于交互耦接再生闩,于撷取模式期间该电路系作为一电压随动器(follower),用以将该比较器输入耦接至该闩,并于闩模式期间该电路系作为一串接放大器级(cascodeamplifier stage),用以将闩状态(latch state)耦接至该比较器输出;以及一计时电路,用于将比较器由撷取模式转换到闩模式或反向转换。2.如申请专利范围第1项之比较器,其中:该交叉耦接再生闩包括:第一电阻器与第二电阻器,该第一与第二电阻器具有第一端与第二端,以及第一对三端装置,连结介于该第一电阻器与第二电阻器之第一端;以及该电路包括:第二对三端装置,该对三端装置系作为电压随动器用以将第一输入讯号与第二输入讯号耦接到载入电阻器之第二端中,以及作为串接放大器级用以将载入电阻器内电流耦接到比较器输出。3.如申请专利范围第1项之比较器,其中该比较器输出系一电压差讯号。4.如申请专利范围第2项之比较器,其中该比较器输出系一电压差讯号。5.如申请专利范围第4项之比较器,其中该电路更包括第三电阻器与第四电阻器,每一该第三与第四电阻器具有第一端连结到一电压源与第二端连结到第二对三端装置之相应三端装置,于该第三与第四电阻器之第二端间之电压差形成该比较器之输出。6.如申请专利范围第1项之比较器,其中该比较器输出系一电流差讯号。7.如申请专利范围第1项之比较器,更包括第一电流产生器连接到该计时电路,该计时电路于闩模式时将电流由该第一电流产生器驱动到该再生闩。8.如申请专利范围第2项之比较器,更包括第一电流产生器连接到该计时电路,该计时电路于闩模式时将电流由该第一电流产生器驱动到该再生闩。9.如申请专利范围第8项之比较器,其中该计时电路于撷取模式时亦将电流由该第一电流产生器驱动到该第二对三端装置,用以于撷取模式时形成第二对三端装置之偏压。10.如申请专利范围第8项之比较器,更包括一输入缓冲电路,连接于该第二对三端装置,该输入缓冲电路接收该第一与第二输入讯号并于闩模式时将该第一与第二输入讯号隔离于该再生闩外。11.如申请专利范围第10项之比较器,更包括第二电流产生器,连接到该计时电路,该计时电路于该闩模式时将电流由该第二电流产生器驱动到该再生闩,该计时电路并于将该撷取模式时将电流驱动到该输入缓冲电路。12.如申请专利范围第1项之比较器,其中该交叉耦接再生闩更包括第五与第六电阻器,至少部分闩电流于撷取时被驱动到该第五与第六电阻器之接点(junction)。13.如申请专利范围第12项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第一端与第二电阻器之第一端之间。14.如申请专利范围第12项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第二端与第二电阻器之第二端之间。15.如申请专利范围第9项之比较器,其中该交叉耦接再生闩更包括第五与第六电阻器,至少部分闩电流于撷取时被驱动到该第五与第六电阻器之接点。16.如申请专利范围第15项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第一端与第二电阻器之第一端之间。17.如申请专利范围第15项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第二端与第二电阻器之第二端之间。18.如申请专利范围第2项之比较器,其中该交叉耦接再生闩更包括一第三对三端装置,于该闩模式时作为电压随动器。19.如申请专利范围第18项之比较器,更包括第一电流产生器,连接到该计时电路,该计时电路于闩模式时将电流由该第一电流产生器驱动到该再生闩。20.如申请专利范围第19项之比较器,其中该计时电路于撷取模式时亦将电流由该第一电流产生器驱动到该第二对三端装置,用以于撷取模式时形成第二对三端装置之偏压。21.如申请专利范围第19项之比较器,更包括一输入缓冲电路,连接于该第二对三端装置,该输入缓冲电路接收该第一与第二输入讯号并于闩模式时将该第一与第二输入讯号隔离于该再生闩外。22.如申请专利范围第21项之比较器,更包括第二电流产生器,连接到该计时电路,该计时电路于该闩模式时将电流由该第二电流产生器驱动到该再生闩,该计时电路并于将该撷取模式时将电流驱动到该输入缓冲电路。23.如申请专利范围第15项之比较器,其中该交叉耦接再生闩更包括第五与第六电阻器,至少部分闩电流于撷取时被驱动到该第五与第六电阻器之接点。24.如申请专利范围第23项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第一端与第二电阻器之第一端之间。25.如申请专利范围第23项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第二端与第二电阻器之第二端之间。26.如申请专利范围第2项之比较器,更包括一装置组合,于时间讯号控制下,可被转换到低阻抗状态以实质将该第一输入讯号与第二输入讯号隔离于该交叉耦接再生闩外。27.如申请专利范围第26项之比较器,其中该比较器输入系流入一输入放大器中,以及其中该装置组合系位于该输入放大器与该交叉耦接再生闩之间。28.如申请专利范围第27项之比较器,其中该输入放大器更包括一串接电路。29.一种比较器,包括:一比较器输入,于撷取模式(acquisition mode)期间用于接收第一输入讯号与第二输入讯号;以及一比较器输出,用于输出一比较器输出讯号指示介于第一输出讯号与第二输出讯号之间之最大讯号,该比较器包括:一交叉耦合再生闩,其用于再生,于闩模式期间,一讯号用以指示第一输入讯号与第二输入讯号之差距,该交叉耦接再生闩包括:第一电阻器与第二电阻器,该第一与第二电阻器具有第一端与第二端;以及第一双极电晶体与第二双极电晶体,其中第一电晶体之集极与第二电晶体之基极系连接到第一电阻器之第一端;其中第二电晶体之集极与第一电晶体之基极系连接到第二电阻器之第一端,以及第一电晶体之射极系连接到第二电晶体之射极;一电压随动器/串接电路,连接于交互耦接再生闩,于撷取模式期间该电路系作为一电压随动器,用以将该比较器输入耦接至该闩,并于闩模式期间该电路系作为一串接放大器级,用以将闩状态耦接至该比较器输出;以及该电路包括:第一电阻器与第二电阻器,该第一与第二电阻器具有第一端与第二端;以及第三双极电晶体与第四双极电晶体,其中第三电晶体之集极系连接到第三电阻器之第二端与第四电晶体之集极系连接到第四电阻器之第二端;一计时电路,用于将比较器由撷取模式转换到闩模式或反向转换。30.如申请专利范围第29项之比较器,更包括第一电流产生器,连接到该计时电路,该计时电路于闩模式时将电流由该第一电流产生器驱动到该再生闩。31.如申请专利范围第30项之比较器,其中该计时电路于撷取模式时亦将电流由该第一电流产生器驱动到该第三与第四电晶体,用以于撷取模式时形成第三与第四电晶体之偏压。32.如申请专利范围第30项之比较器,更包括一输入缓冲电路,连接到该第三与第四电晶体,该输入缓冲电路接收该第一与第二输入讯号并于闩模式时将该第一与第二输入讯号隔离于该再生闩外。33.如申请专利范围第32项之比较器,更包括第二电流产生器,连接到该计时电路,该计时电路于该闩模式时将电流由该第二电流产生器驱动到该再生闩,该计时电路并于将该撷取模式时将电流驱动到该输入缓冲电路。34.如申请专利范围第29项之比较器,其中该交叉耦接再生闩更包括第五与第六电阻器,至少部分闩电流于撷取时被驱动到该第五与第六电阻器之接点。35.如申请专利范围第34项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第一端与第二电阻器之第一端之间。36.如申请专利范围第34项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第二端与第二电阻器之第二端之间。37.如申请专利范围第29项之比较器,其中该交叉耦接再生闩更包括第五与第六电晶体,于该闩模式时作为射极。38.如申请专利范围第29项之比较器,更包括连接二极体之电晶体,用于将该第一输入讯号与第二输入讯号隔离于该交叉耦接再生闩外。39.如申请专利范围第38项之比较器,其中该比较器输入系流入一输入放大器中,该连接二极体之电晶体系位于该输入放大器与该交叉耦接再生闩之间。40.如申请专利范围第39项之比较器,其中该输入放大器更包括一串接电路。41.一种比较器,包括:一比较器输入,于撷取模式期间用于接收第一输入讯号与第二输入讯号;以及一比较器输出,用于输出一比较器输出讯号指示介于第一输出讯号与第二输出讯号之间之最大讯号,该比较器包括:一交叉耦合再生闩,其用于再生,于闩模式期间,一讯号用以指示第一输入讯号与第二输入讯号之差距,该交叉耦接再生闩包括:第一电阻器与第二电阻器,该第一与第二电阻器具有第一端与第二端;以及第一场效应电晶体与第二场效应电晶体,其中第一电晶体之汲极与第二电晶体之闸极系连接到第一电阻器之第一端,其中第二电晶体之汲极与第一电晶体之闸极系连接到第二电阻器之第一端,以及第一电晶体之源极系连接到第二电晶体之源极;一电压随动器/串接电路,连接于交互耦接再生闩,于撷取模式期间该电路系作为一电压随动器,用以将该比较器输入耦接至该闩,并于闩模式期间该电路系作为一串接放大器级,用以将闩状态耦接至该比较器输出;以及该电路包括:第三电阻器与第四电阻器,该第三与第四电阻器具有第一端与第二端;以及第三场效应电晶体与第四场效应电晶体,其中第三电晶体之汲极系连接到第三电阻器之第二端与第四电晶体之汲极系连接到第四电阻器之第二端;一计时电路,用于将比较器由撷取模式转换到闩模式或反向转换。42.如申请专利范围第41项之比较器,更包括第一电流产生器,连接到该计时电路,该计时电路于闩模式时将电流由该第一电流产生器驱动到该再生闩。43.如申请专利范围第41项之比较器,更包括第一电流产生器,连接到该计时电路,该计时电路于闩模式时将电流由该第一电流产生器驱动到该再生闩。44.如申请专利范围第43项之比较器,其中该计时电路于撷取模式时亦将电流由该第一电流产生器驱动到该第三与第四电晶体,用以于撷取模式时形成第三与第四电晶体之偏压。45.如申请专利范围第43项之比较器,更包括一输入缓冲电路,连接到该第三与第四电晶体,该输入缓冲电路接收该第一与第二输入讯号并于闩模式时将该第一与第二输入讯号隔离于该再生闩外。46.如申请专利范围第45项之比较器,更包括第二电流产生器,连接到该计时电路,该计时电路于该闩模式时将电流由该第二电流产生器驱动到该再生闩,该计时电路并于将该撷取模式时将电流驱动到该输入缓冲电路。47.如申请专利范围第41项之比较器,其中该交叉耦接再生闩更包括第五与第六电阻器,至少部分闩电流于撷取时被驱动到该第五与第六电阻器之接点。48.如申请专利范围第47项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第一端与第二电阻器之第一端之间。49.如申请专利范围第47项之比较器,其中该第五与第六电阻器连接介于第一电阻器之第二端与第二电阻器之第二端之间。50.如申请专利范围第41项之比较器,其中该交叉耦接再生闩更包括第五与第六电晶体,于该闩模式时作为源极随动器。51.如申请专利范围第41项之比较器,系连接到第一更包括一隔离电晶体连接状态下于时间讯号控制下,于闩模式期间实质将该第一输入讯号与第二输入讯号隔离于该交叉耦接再生闩外。52.如申请专利范围第51项之比较器,其中该比较器输入系流入一输入放大器中,以及其中该隔离电晶体系位于该输入放大器与该交叉耦接再生闩之间。53.如申请专利范围第52项之比较器,其中该输入放大器更包括一串接电路。图式简单说明:第1图如详述系表示一简化先前技艺之差异电流-模式闩之电路;第2图系一电路图,表示根据本发明第一实施例之比较器电路;以及第3~6图系一电路图,表示根据本发明其他实施例之比较器电路。 |
