| 主权项 |
1.一种半导体装置,包含:一半导体基板,具有一焊接区域;一在该焊接区域上的第一导电层;一在该第一导电层上之中间层,该中间层包括配置在该中间层的一板区段及一插塞/台地区段的一非导电部件及一导电部件,致使:该插塞/台地区段含有该导电部件及该非导电部件中之一的复数个岛区,散布着该导电部件及该非导电部件中另一者的至少一部分,及一具有为该等岛区区域至少平均4倍大之区域的正方形测试区域,如果系在该板区段内,其含有比在该插塞/台地区段内较高比例的该导电部件;及一位于该中间层上之顶导电层,其实际上未接触该第一导电层。2.如申请专利范围第1项之装置,其中该板区段含有仅为该导电部件的一部分。3.如申请专利范围第1项之装置,其中该正方形测试区域具有该岛区区域至少16倍大之区域。4.如申请专利范围第1项之装置,其中该板区段系位于该焊接区域的中央。5.如申请专利范围第1项之装置,其中该板区段未位于该焊接区域的中央。6.如申请专利范围第1项之装置,其中该中间层之该导电部件包括铜与钨中之一。7.如申请专利范围第1项之装置,进一步包含:一钝化层,具有一焊接开口,其中该板区段系位于该焊接开口中央。8.如申请专利范围第1项之装置,进一步包含:一钝化层,具有一焊接开口,其中该板区段未位于该焊接开口中央。9.一种半导体装置,包含:一半导体基板,具有一焊接区域;一第一导电层位于该焊接区域上;一中间层位于该第一导电层上,该中间层包括一完全由一导体制成之板,及由一介电质围绕而进一步围绕该板之导电插塞,其中该板之圆形部份具有为该插塞平均区域至少10倍大之区域;及一位于该中间层上之上导电层,其实际上未接触该第一导电层。10.如申请专利范围第9项之装置,其中该板系由铜与钨两者之一制成。11.如申请专利范围第9项之装置,进一步包含:一钝化层,具有一焊接开口,其中该板系位于该焊接开口中央。12.如申请专利范围第9项之装置,进一步包括:一钝化层,具有一焊接开口,其中该板未位于该焊接开口中央。13.如申请专利范围第9项之装置,其中该板之该圆形部份具有为该插塞平均区域至少20倍大之区域。14.一种半导体装置,包含:一半导体基板,具有一焊接区域;一第一导电层位于该焊接区域上;一中间层位于该第一导电层上,该中间层包括一界定一板区段之导电部件及围绕该板区段之间歇开口,该中间层进一步包括一在该开口内之非导电部件,其中该板区段之一圆形部份未具有非导电部件且具有为该间歇地开口之平均区域至少10倍大的一区域;及一位于该中间层上之上导电层,其实际上未接触该第一导电层。15.如申请专利范围第14项之装置,其中该导电部件系由铜与钨两者之一制成。16.如申请专利范围第14项之装置,进一步包含:一钝化层,具有一焊接开口,其中该板区段系位于该焊接开口中央。17.如申请专利范围第14项之装置,进一步包含:一钝化层,具有一焊接开口,其中该板区段未位于该焊接开口中央。18.如申请专利范围第14项之装置,其中该板区段之该圆形部份具有为该等间歇开口之该平均区域至少20倍大之一区域。19.一种裂造半导体装置之方法,包含:形成一第一导电层在一半导体基板的一焊接区域处;形成一金属间介电层(IMD)在该第一导电层上;图案化及蚀刻该IMD层以形成至少一IMD部份,系藉由在该焊接区域处完全清除该IMD层的一板区段及间歇地清除该IMD层的一插塞/台地区段,致使:该插塞/台地区段含有该经清除部件及该未清除部件两者之一的复数个岛区,该等岛区散布着其他该清除部件及该未清除部件两者之另一者的至少一部分,及一具有为该岛区区域至少平均4倍大之区域的正方形测试区域,如果系在该板区段内,其含有比在该插塞/台地区段一较高比例的该清除部件;形成一第二导电层以填满该经清除之该板区段及插塞/台地区段;及形成一第三导电层在该第二导电层上,致使该第三导电层不接触该第一导电层。20.如申请专利范围第19项之方法,其中该正方形测试区域具有为该岛区平均区域至少16倍大之一区域。21.如申请专利范围第19项之方法,其中该第二导电层系由钨及铜两者之一制成。22.如申请专利范围第19项之方法,其中该板区段位于该焊接区域的中央。23.如申请专利范围第19项之方法,其中该板区段未位于该焊接区域的中央。24.如申请专利范围第19项之方法,进一步包含:形成一钝化层;及产生一焊接开口于该钝化层内,其中该板区段位于该焊接开口的中央。25.如申请专利范围第19项之方法,进一步包含:形成一钝化层;及产生一焊接开口于该钝化层内,其中该板区段未位于该焊接开口的中央。26.如申请专利范围第19项之方法,进一步包含:平坦化该第二导电层。27.如申请专利范围第26项之方法,其中该平坦化包括施行一化学机械研磨致使该IMD部份露出,但该第一导电层未露出。28.一种制造半导体装置之方法,包括:形成一第一导电层在一半导体基板的一焊接区域处;形成一金属间介电层(IMD)在该第一导电层上;图案化及蚀刻该IMD层以在该焊接区域处完全清除该IMD层的一板区段,及在该焊接区域处清除该IMD层的一插塞/台地区段内围绕之岛区,致使在该经清除之板区段的一圆形部份具有为该岛区的一平均区域至少10倍大之区域;形成一第二导电层以填满该经清除之该板区段及插塞/台地区段;及形成一第三导电层在该第二导电层上,致使该第三导电层不接触该第一导电层。29.如申请专利范围第28项之方法,其中该圆形部份具有为该等间歇开口的平均区域至少20倍大之一区域。30.如申请专利范围第28项之方法,其中该第二导电层系由钨及铜两者之一制成。31.如申请专利范围第28项之方法,其中该板区段系位于该焊接区域的中央。32.如申请专利范围第28项之方法,其中该板区段系未位于该焊接区域的中央。33.如申请专利范围第28项之方法,进一步包含:形成一钝化层;及产生一焊接开口于该钝化层内,其中该板区段系位于该焊接开口的中央。34.如申请专利范围第28项之方法,进一步包括:形成一钝化层;及产生一焊接开口在该钝化层内,其中该板区段未位于该焊接开口的中央。35.如申请专利范围第28项之方法,进一步包含:平坦化该第二导电层。36.如申请专利范围第35项之方法,其中该平坦化包括施行化学机械研磨致使该IMD部份露出,但该第一导电层不露出。37.一种制造半导体装置之方法,包含:形成一第一导电层在一半导体基板的一焊接区域处;形成一金属间介电层(IMD)在该第一导电层上;图案化及蚀刻该IMD层以在该焊接区域处完全清除该IMD层的一板区段,及在该焊接区域处清除该IMD层的一插塞/台地区段内之间歇地开口,致使在经清除之板区段的一圆形部份具有为该等间歇开口的一平均区域至少10倍大之区域;形成一第二导电层以填满该经清除之该板区段及插塞/台地区段;及形成一第三导电层在该第二导电层上,致使该第三导电层不接触该第一导电层。38.如申请专利范围第37项之方法,其中该圆形部份具有为该等间歇开口的一平均区域至少20倍大之区域。39.如申请专利范围第37项之方法,其中该第二导电层系由钨及铜两者之一制成。40.如申请专利范围第37项之方法,其中该板区段位于该焊接区域的中央。41.如申请专利范围第37项之方法,其中该板区未位于该焊接区域的中央。42.如申请专利范围第37项之方法,进一步包含:形成一钝化层;及产生一焊接开口于钝化层内,其中该板区段系位于该焊接开口的中央。43.如申请专利范围第37项之方法,进一步包含:形成一钝化层;及产生一焊接开口于该钝化层内,其中该板区段未位于该焊接开口的中央。44.如申请专利范围第37项之方法,进一步包括:平坦化该第二导电层。45.如申请专利范围第44项之方法,其中该平坦化包括施行化学机械研磨致使该IMD部份露出,但该第一导电层未露出。图式简单说明:图1A系先前技艺中之焊接垫的一上视图。图1B系图1A之焊接垫的剖面视图。图2A系先前技艺中另一焊接垫的剖面视图。图2B系图1A之焊接垫之交替的中间层一第一先前技艺实施。图2C系图1A之焊接垫之交替的中间层一第二先前技艺实施。图3A显示在测试图2A之装置时可能发生刮伤之危险。图3B系图3A之经刮伤之装置的实际照片。图3C显示在封装图3A中经刮伤之装置时的次一步骤,即沉积一凸块。图3D显示图3C装置之凸块经拔起之危险情形。图3E系图3D之装置的照片。图4系先前技艺中另一装置的照片。图5系根据本发明之具体实施例制作的装置之剖面视图。图6A系图5装置的一中间层之平面视图,其示范本发明的一通用混合配置。图6B示范图6A之板区段与插塞/台地区段间之导电部份的含量比例之差异。图7.8.9.10显示图6A中根据本发明之中间层的特定具体实施例。图11所示系根据本发明一具体实施例的一制造方法流程图。图12A至12H显示根据图11之流程图制造之一焊接垫连续详图。图13A显示在测试图5或图12H装置时可能发生刮伤之危险。图13B系图13A中经刮伤之装置的一实际照片。图14A显示图13A中经刮伤之焊接垫的一焊接步骤。图14B系图14A所示装置的一照片。 |
