| 主权项 |
1.一种半导体装置,其特征为具备:第一半导体层,在半导体基板上的第一区域,介着绝缘膜与空洞的任一方,形成的第一半导体层,以及第二半导体层,在该半导体基板上的第二区域,形成复数的第二半导体层。2.如申请专利范围第1项所述的半导体装置,其特征为,在该第一半导体层的某一点之半径5mm以内,至少有前述复数的第二半导层之一部份配置。3.如申请专利范围第1项所述的半导体装置,其特征为,前述之复数的第二半导体层,各别为该第一半导体层包围。4.如申请专利范围第1项所述的半导体装置,其特征为,在该第一半导体层形成逻辑电路;在该些复数的第二半导体层形成记忆元件、类比元件、讯号输入输出电路的至少一项。5.如申请专利范围第1项所述的半导体装置,其特征为,前述复数的第二半导体层之中的一个第二半导体层,配置成包围该第一半导体。6.如申请专利范围第1项所述的半导体装置,其特征为,前述之复数的第二半导体层,对该半导体基板上的某一个点,成点对称之配置。7.如申请专利范围第1项所述的半导体装置,其特征为,前述之复数的第二半导体层,对通过该半导体板上的某一直线,成线对称之配置。8.如申请专利范围第1项所述的半导体装置,其特征为该半导体装置有复数种配置。9.如申请专利范围第1项所述的半导体装置,其特征为,前述之复数的第二半导体层之中,有一个第二半导体层在该半导体基板的周边形成。10.如申请专利范围第9项所述的半导体装置,其特征为该半导体装置有复数种配置。11.如申请专利范围第1项所述的半导体装置,其特征为,该些复数的第二半导体层的面积总和,大于该第一半导体层之面积。12.如申请专利范围第1项所述的半导体装置,其特征为,该些复数的第二半导体层,为用外延生成法堆积的半导体层。13.一种半导体装置,其特征为具备:第一半导体层,在半导体基板上的第一区域,介着绝缘膜及空洞的任一方,形成的复数之第一半导体层;以及第二半导体层,在该半导体基板上的第二区域形成。14.如申请专利范围第13项所述的半导体装置,其特征为,在该些复数的第一半导体的某一点之半径5mm以内,至少有该第二半导体层的一部份配置。15.如申请专利范围第13项所述的半导体装置,其特征为,前述之复数的第一半导体层,个别为该第二半导体层包围。16.如申请专利范围第13项所述的半导体装置,其特征为,在该些复数的第一半导体层,形成逻辑电路;在该第二半导体层形成记忆元件、类比电路,讯号输入输出电路的至少一项。17.如申请专利范围第13项所述的半导体装置,其特征为,前述之复数的第一半导体层,对该半导体基板上的某一个点,成点对称之配置。18.如申请专利范围第13项所述的半导体装置,其特征为,前述之复数的第一半导体层,对通过该半导体板上的某一直线,成线对称之配置。19.如申请专利范围第13项所述的半导体装置,其特征为,该第二半导体层的面积,大于该些复数的第一半导体层之面积的总和。20.如申请专利范围第13项所述的半导体装置,其特征为,该第二半导体层为用外延生成法堆积之半导体层。21.一种半导体装置,其特征为具备:第一半导体层,在半导体基板上,介着绝缘膜及空洞的任一方,形成矩形状的第一半导体层,以及第二半导体层,在该半导体基板的周边部,包围该第一半导体层形成第二半导体层,该第二半导体层向该矩形状的第一半导体层的角部扩张伸出。22.如申请专利范围第21项所述的半导体装置,其特征为,该第二半导体层的面积大于该第一半导体层之面积。23.如申请专利范围第21项所述的半导体装置,其特征为,该第二半导体层为用外延生长法堆积成之半导体层。24.一种半导体装置,其特征为具备:第一半导体层,在半导体基板上的第一区域,介着绝缘膜形成之第一半导体层;以及第二半导体层,在该半导体基板上的第二区域形成的第二半导体层,在上述第一半导体层之任一点的半径5mm以内,至少有该第二半导体层的一部份配置。图式简单说明:第1图示本发明第一实施例之半导体装置之构成的表面图。第2图为第1图所示半导体装置,切割前晶圆的表面图。第3图为本发明第二实施例之半导体装置构成的表面图。第4图为第3图所示半导体装置,切割前晶圆的表面图。第5图为上述第二实施例之第一变形例的半导体装置之构成的表面图。第6图为上述第二实施例之第二变形例的半导体装置之构成的表面图。第7图示本发明第三实施例之半导体装置之构成的表面图。第8图为上述第三实施例之第一变形例的半导体装置之构成的表面图。第9图为上述第三实施例之第二变形例的半导体装置之构成的表面图。第10图示本发明第四实施例之半导体装置之构成的表面图。第11图为上述第四实施例之半导体装置的酸流量与外延成长温度对粒子数的依存性之曲线。第12图示上述第四实施例之半导体装置在选择性恶劣条件下,SOI区域之大小对粒子数的依存性之曲线。第13图示上述第四实施例之半导体装置之SOI区域的形状,对粒子数的依存性之曲线。第14图示上述第四实施例之半导体装置SOI区域与矽晶片区域之模式化断面图。第15图示本发明第五实施例之半导体装置之构成的表面图。第16图示本发明第六实施例之半导体装置之构造的断面图。第17图示本发明第七实施例之半导体装置之构造的断面图。 |
