| 主权项 |
1.一种多频段电子电路的设计方法,其乃于该电路中至少一电晶体的输出端与输入端间加入电容,使该电晶体之输入阻抗与电性连接于该电晶体输入端之至少一电感共振于所欲最大频段与最小频段之间,而达成各频段之阻抗匹配。2.如申请专利范围第1项之多频段电子电路的设计方法,其中该电晶体为双极电晶体。3.如申请专利范围第1项之多频段电子电路的设计方法,其中该电晶体为场效电晶体。4.如申请专利范围第2项之多频段电子电路的设计方法,其中该电晶体之输入端为基极端而输出端为集极端。5.如申请专利范围第3项之多频段电子电路的设计方法,其中该电晶体之输入端为闸极端而输出端为汲极端。6.一种多频段电子电路,包含一电晶体;与该电晶体输入端电性连接之一电感;以及电性连接于电晶体输入端与输出端之间的一电容;藉由该电容加入,使该电晶体之输入阻抗与该电感共振于所欲最大频段与最小频段之间,而达成各频段之阻抗匹配。7.如申请专利范围第6项之多频段电子电路,其中该电晶体为双极电晶体。8.如申请专利范围第6项之多频段电子电路,其中该电晶体为场效电晶体。9.如申请专利范围第7项之多频段电子电路,其中该电晶体之输入端为基极端而输出端为集极端。10.如申请专利范围第8项之多频段电子电路,其中该电晶体之输入端为闸极端而输出端为汲极端。11.如申请专利范围第9项之多频段电子电路,其中该电晶体之射极端接地。12.如申请专利范围第9项之多频段电子电路,其中该电晶体之射极端连接一电感之一端,而该电感之另一端接地。13.如申请专利范围第10项之多频段电子电路,其中该电晶体之源极端接地。14.如申请专利范围第10项之多频段电子电路,其中该电晶体之源极端连接一电感之一端,而该电感之另一端接地。15.一种多频段电子电路,包含射极接地之第一双极电晶体;与该第一双极电晶体基极端相连接之一电感;与该第一双极电晶体之集极端相连接之第一电阻;与该第一电阻之另一端相连接之电源;与该第一双极电晶体集极端相连接之第一电容;射极接地且基极与该第一电容的另一端相连接之第二双极电晶体;与该第二双极电晶体之集极端相连接的第二电阻;与该第二电阻之另一端相连接之电源;连接于该第二双极电晶体之基极与集极端间之第三电阻;以及连接于该第一双极电晶体之基极与集极端间之第二电容;藉由该第二电容之加入,使从该第一双极电晶体基极端看入之输入阻抗与该电感共振于所欲最大频段与最小频段之间,而达成各频段之阻抗匹配。16.一种多频段电子电路,包含源极接地之第一场效电晶体;与该第一场效电晶体闸极端相连接之一电感;与该第一场效电晶体之汲极端相连接之第一电阻;与该第一电阻之另一端相连接之电源;与该第一场效电晶体汲极端相连接之第一电容;源极接地且闸极与该第一电容的另一端相连接之第二场效电晶体;与该第二场效电晶体之汲极端相连接的第二电阻;与该第二电阻之另一端相连接之电源;连接于该第二场效电晶体之闸极与汲极端间之第三电阻;以及连接于该第一场效电晶体之闸极与汲极端间之第二电容;藉由该第二电容之加入,使从该第一场效电晶体闸极端看入之输入阻抗与该电感共振于所欲最大频段与最小频段之间,而达成各频段之阻抗匹配。17.一种多频段电子电路,包含射极接地之第一双极电晶体;与该第一双极电晶体基极端相连接之第一电感;一端与该第一双极电晶体之集极端相连接之第一电阻;一端接地而另一端与该第一电阻之另一端相连接之第一电容;一端与该第一电容非接地端相连接之第二电感;一端与该第一电容非接地端相连接之第二电容;射极与该第二电感之另一端及该第二电容之另一端均相连之第二双极电晶体;一端与该第一双极电晶体集极端相连接而另一端与该第二双极电晶体基极相连接之第三电容;连接于该第二双极电晶体集极与基极间之第二电阻;一端与该第二双极电晶体集极相连接之第四电容;一端与该第四电容之另一端相连接,而另一端与电源相连接之第三电感;一端与该第二双极电晶体集极相连接而另一端与电源相连接之第四电感;一端与该第二双极电晶体集极相连接而另一端与电源相连接之第五电容;以及连接于该第一双极电晶体之基极与集极端间之第六电容;藉由该第六电容之加入,使从该第一双极电晶体基极端看入之输入阻抗与该第一电感共振于所欲最大频段与最小频段之间,而达成各频段之阻抗匹配。18.一种多频段电子电路,包含源极接地之第一场效电晶体;与该第一场效电晶体闸极端相连接之第一电感;一端与该第一场效电晶体之汲极端相连接之第一电阻;一端接地而另一端与该第一电阻之另一端相连接之第一电容;一端与该第一电容非接地端相连接之第二电感;一端与该第一电容非接地端相连接之第二电容;源极与该第二电感之另一端及该第二电容之另一端均相连之第二场效电晶体;一端与该第一场效电晶体汲极端相连接而另一端与该第二场效电晶体闸极相连接之第三电容;连接于该第二场效电晶体汲极与闸极间之第二电阻;一端与该第二场效电晶体汲极相连接之第四电容;一端与该第四电容之另一端相连接,而另一端与电源相连接之第三电感;一端与该第二场效电晶体汲极相连接而另一端与电源相连接之第四电感;一端与该第二场效电晶体汲极相连接而另一端与电源相连接之第五电容;以及连接于该第一场效电晶体之闸极与汲极端间之第六电容;藉由该第六电容之加入,使从该第一场效电晶体闸极端看入之输入阻抗与该第一电感共振于所欲最大频段与最小频段之间,而达成各频段之阻抗匹配。19.如申请专利范围第15项或第16项或第17项或第18项之多频段电子电路,其中第一级双极电晶体之射极端系先连接一电感之一端,而该电感之另一端接地。图式简单说明:第一图为习知为了多频段应用所采之多频段晶片整合方法第二图为习知低杂讯放大器之电路图第三图为H. Hashemi氏和A. Hajimiri氏所发表之多频段低杂讯放大器的电路图第四图为本创作第一实施例(2.4/5.2/5.7 GHz多频段低杂讯放大器)的电路图第五图为本创作实施例(2.4/5.2/5.7 GHz多频段低杂讯放大器)功率增益及输入折返损耗对频率的特性第六图本创作实施例(2.4/5.2/5.7 GHz多频段低杂讯放大器)杂讯指数对频率的特性第七图为本创作第二实施例(2.4/5.2 GHz多频段低杂讯放大器)的电路图第八图为本创作实施例(2.4/5.2 GHz多频段低杂讯放大器)功率增益及输入折返损耗对频率的特性第九图为本创作实施例(2.4/5.2/GHz多频段低杂讯放大器)杂讯指数对频率的特性 |
