晶圆蚀刻制程控制线宽均匀度的方法

摘要

一种增进大尺寸晶圆蚀刻制程线宽均匀度的方法于此揭露。首先建立静电吸附座之温度梯度变化与线宽的关系图。进行显影后检查，分别量度晶圆核心和外围晶片的线宽平均值。接着，载入晶圆于静电吸附座上。当晶圆核心和外围晶片的线宽平均值之差值大于容许误差值，则根据关系图调整静电吸附座的温度。然后，蚀刻此晶圆至绝缘层。再进行蚀刻后检查，分别量度晶圆核心和外围晶片的线宽平均值。当晶圆核心和外围晶片的线宽平均值之差值大于容许误差值，则根据关系图调整静电吸附座的温度。最后，蚀刻此晶圆以定义出导线层。五、(一)、本案代表图为：第＿＿＿＿六＿＿＿＿图(二)、本案代表图之元件代表符号简单说明：100 提供晶圆的步骤 110 显影后检查ADI的步骤120 载入晶圆的步骤 130 检查线宽线性度是否大于容许误差值的步骤135 进行蚀刻的步骤 140 调整ESC的温度150 进行蚀刻的步骤 160 蚀刻后检查AEI的步骤170 检查线宽线性度是否大于容许误差值的步骤180 调整ESC温度的步骤190进行蚀刻的步骤

主权项

1.一种增进大尺寸晶圆蚀刻制程线宽(CD)均匀度(uniformity)之方法,该方法至少包含下列步骤:建立静电吸附座(ESC)之温度梯度变化与线宽的一关系图;提供一晶圆,其中该晶圆上的晶片(chip)结构已具有由下而上依序为导体层,绝缘层,和定义导线图案的光阻层;进行显影后检查(After Develop Inspection,ADI),量度该晶圆核心部分复数个晶片(chip)的线宽平均値(CDi),和该晶圆外围部分复数个晶片的线宽平均値(CDo);载入该晶圆于静电吸附座上;当该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的差値小于或等于一容许误差値,则以该光阻层为蚀刻罩幕,定义出导线层,当该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的第一差値大于该容许误差値,则依据该第一差値和该关系图,对该静电吸附座做出第一温度梯度变化的调整;对该晶圆施行第一蚀刻步骤,以该光阻层为蚀刻罩幕,其中该第一蚀刻步骤系蚀刻至该绝缘层;去除该光阻层;进行蚀刻后检查(After Etch Inspection,AEI),量度该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo;当该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的差値小于等于该容许误差値,则以该绝缘层为蚀刻罩幕,定义出导线层,若该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的第二差値大于该容许误差値,则依据该第二差値和该关系图,对该静电吸附座做出第二温度梯度变化的调整;以及对该晶圆施行第二蚀刻步骤,以该绝缘层做为蚀刻罩幕,蚀刻该导体层;其中当该晶圆核心部分复数个晶片的CDi大于该晶圆外围部分复数个晶片的CDo,则调整静电吸附座的内部温度高于外部温度,若该晶圆核心部分复数个晶片的CDi小于该晶圆外围部分复数个晶片的CDo,则调整静电吸附座的内部温度低于外部温度。2.如申请专利范围第1项之方法,其中上述之建立静电吸附座(ESC)之温度与线宽的关系图,包含下列步骤:提供一测试晶圆,其中该测试晶圆上的晶片(chip)结构已具有由下而上依序为导体层,绝缘层,和定义导线图案的光阻层;载入该测试晶圆于静电吸附座上;设定该静电吸附座内部和外部之温度呈温度梯度变化;对该测试晶圆进行蚀刻,以该光阻层为蚀刻罩幕,蚀刻该导体层;去除该光阻层;量度该测试晶圆核心部分复数个晶片的CDi与该测试晶圆外围部分复数个晶片的CDo;以及产生该测试晶圆核心部分与外围部分的温度梯度变化和该测试晶圆核心部分与外围部分各复数个晶片之线宽平均値的关系图。3.如申请专利范围第1项之方法,其中上述之容许误差値约为1~5nm。4.一种增进大尺寸晶圆蚀刻制程线宽(CD)均匀度(uniformity)之方法,该方法至少包含下列步骤:建立静电吸附座(ESC)之温度梯度变化与线宽的一关系图;提供一晶圆,其中该晶圆上的晶片(chip)结构已具有由下而上依序为导体层,绝缘层,和定义导线图案的光阻层;进行显影后检查(After Develop Inspection,ADI),量度该晶圆核心部分复数个晶片(chip)的线宽平均値(CDi),和该晶圆外围部分复数个晶片的线宽平均値(CDo);载入该晶圆于静电吸附座上;当该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的差値小于或等于一容许误差値,则以该光阻层为蚀刻罩幕,定义出导线层,当该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的第一差値大于该容许误差値,则依据该第一差値和该关系图,对该静电吸附座做出第一温度梯度变化的调整;对该晶圆施行第一蚀刻步骤,以该光阻层为蚀刻罩幕,其中该第一蚀刻步骤系蚀刻至该绝缘层;去除该光阻层;进行蚀刻后检查(After Etch Inspection,AEI),量度该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo;当该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的差値小于等于该容许误差値,则以该绝缘层为蚀刻罩幕,定义出导线层,若该晶圆核心部分复数个晶片的CDi,和该晶圆外围部分复数个晶片的CDo的第二差値大于该容许误差値,则依据该第二差値和该关系图,对该静电吸附座做出第二温度梯度变化的调整;以及对该晶圆施行第二蚀刻步骤,以该绝缘层做为蚀刻罩幕,蚀刻该导体层。5.如申请专利范围第4项之方法,其中上述之建立静电吸附座(ESC)之温度与线宽的关系图,包含下列步骤:提供一测试晶圆,其中该测试晶圆上的晶片(chip)结构已具有由下而上依序为导体层,绝缘层,和定义导线图案的光阻层;载入该测试晶圆于静电吸附座上;设定该静电吸附座内部和外部之温度呈温度梯度变化;对该测试晶圆进行蚀刻,以该光阻层为蚀刻罩幕,蚀刻该导体层;去除该光阻层;量度该测试晶圆核心部分复数个晶片的CDi与该测试晶圆外围部分复数个晶片的CDo;以及产生该测试晶圆核心部分与外围部分的温度梯度变化和该测试晶圆核心部分与外围部分各复数个晶片之线宽平均値的关系图。6.如申请专利范围第4项之方法,其中上述之静电吸附座温度梯度变化的调整,包含下列步骤:当该晶圆核心部分复数个晶片的CDi大于该晶圆外围部分复数个晶片的CDo,则调整静电吸附座的内部温度高于外部温度,若该晶圆核心部分复数个晶片的CDi小于该晶圆外围部分复数个晶片的CDo,则调整静电吸附座的内部温度低于外部温度。7.如申请专利范围第4项之方法,其中上述之容许误差値1~5nm。图式简单说明:第一图所示为一晶圆的示意图;第二图为ESC上温度梯度变化对应晶圆位置的第一示意图;第三图为ESC上温度梯度变化对应晶圆位置的第二示意图;第四图为ESC温度设定是70/50℃时,晶片线宽线性度与所在位置的分布关系图;第五图为ESC温度设定是50/70℃时,晶片线宽线性度与所在位置的分布关系图;以及第六图为说明蚀刻制程中控制线宽均匀度的操作流程图。