位准移位电路

摘要

一种位准移位电路，具有复数电晶体，用以根据输入之差动信号对而输出对应之信号位准。致能控制电路系耦接于位准移位电路之内部电晶体，用以输出致能信号以控制位准移位电路之动作，当致能信号为第一位准时，位准移位电路正常操作，当致能信号为第二位准时，位准移位电路进入待机状态，仅输出单一信号位准，不受输入之差动信号对的影响。伍、(一)、本案代表图为：第3图。(二)、本案代表图之元件代表符号简单说明：21~致能控制电路；22、24~连接节点；ENB~致能信号；N20、N22、N24、N26、N28~NMOS电晶体；P20、P22~PMOS电晶体；Vin~输入端；XVin~反相输入端；VDD~电源；Vout~输出端。

主权项

1.一种位准移位电路,包括:一第一PMOS电晶体,具有耦接于一致能信号之一第一闸极、耦接于一电源之一第一源极以及一第一汲极;一第一NMOS电晶体,具有耦接于上述第一汲极之一第二闸极、耦接于上述第二闸极之一第二汲极以及一第二源极;一第二PMOS电晶体,具有耦接于上述第二源极之一第三闸极、耦接于上述电源之一第三源极以及耦接于一输出端之一第三汲极;一第二NMOS电晶体,具有耦接于上述第二闸极之一第四闸极、耦接于上述第二源极之一第四汲极以及耦接于一反相输入信号之一第四源极;一第三NMOS电晶体,具有耦接于上述第二闸极之一第五闸极、耦接于上述输出端之一第五汲极以及耦接于一正相输入信号之一第五源极;一第四NMOS电晶体,具有耦接于上述致能信号之一第六闸极、耦接于上述第三闸极之一第六汲极以及耦接于一接地位准之一第六源极;一第五NMOS电晶体,具有耦接于上述致能信号之一第七闸极、耦接于上述第二闸极之一第七汲极以及耦接于上述接地位准之一第七源极;以及一致能信号供应电路,用以提供上述致能信号,当上述致能信号为高电压位准时,则上述输出端输出一既定电压位准。2.如申请专利范围第1项所述之位准移位电路,其中上述之电晶体皆为薄膜电晶体(Thin Film Transistor, TFT)。3.一种位准移位电路,包括:一第一PMOS电晶体,具有耦接于一致能信号之一第一闸极、耦接于一电源之一第一源极以及一第一汲极;一第二PMOS电晶体,具有耦接于上述第一汲极之一第二源极、一第二闸极以及耦接于上述第二闸极之一第二汲极;一第三PMOS电晶体,具有耦接于上述第二汲极之一第三闸极、耦接于上述电源之一第三源极以及耦接于一输出端之一第三汲极;一第一NMOS电晶体,具有耦接于上述第一汲极之一第四闸极、耦接于上述第二汲极之一第四汲极以及耦接于一反相输入信号之一第四源极;一第二NMOS电晶体,具有耦接于上述第一汲极之一第五闸极、耦接于上述输出端之一第五汲极以及耦接于一正相输入信号之一第五源极;一第三NMOS电晶体,具有耦接于上述致能信号之一第六闸极、耦接于上述第二闸极之一第六汲极以及耦接于一接地位准之一第六源极;一第四NMOS电晶体,具有耦接于上述致能信号之一第七闸极、耦接于上述第一汲极之一第七汲极以及耦接于上述接地位准之一第七源极;以及一致能信号供应电路,用以提供上述致能信号,当上述致能信号为高电压位准时,则上述输出端输出一既定电压位准。4.如申请专利范围第3项所述之位准移位电路,其中上述之电晶体皆为薄膜电晶体(Thin Film Transistor, TFT)。图式简单说明:第1图系显示传统位准移位电路之电路结构图。第2图系显示另一位准移位电路之电路结构图。第3图系显示根据本发明第一实施例所述之位准移位电路之电路图。第4图系显示根据本发明第二实施例所述之位准移位电路之电路图。