其内部产生读取内部资料之时序的半导体记忆装置

摘要

在既定数之各字元线设置具有复数虚拟单元之虚拟电路1a～1c。在选择对应之字元线时，使用该虚拟电路所含之复数虚拟单元驱动负载和正规位元线相同之虚拟位元线DBL。利用虚拟感测放大器DSA侦测该虚拟位元线DBL之电位后，产生感测启动信号SE。可正确的侦测感测时序，和阵列构造无关。