| 主权项 |
1.一种半导体元件,其特征为: 具有:具第1及第2主面的半导体基板、形成于前述 第1主面上之第1电极、以及形成于前述第2主面上 之第2电极, 前述半导体基板具有: 第1半导体区域,以从前述第2主面露出之方式配置, 且具有第1导电型; 第2半导体区域,和前述第1半导体区域相邻配置,具 有低于前述第1半导体区域之杂质浓度,且具有第1 导电型; 第3半导体区域,以从前述半导体基板之前述第1主 面露出之方式配置,且剖面形状上,系以特定间隔 并置复数之部分或区域,且具有高于前述第2半导 体区域之杂质浓度,且具有第1导电型,且从前述第1 主面之深度设定为未达到前述第1半导体区域;以 及 第4半导体区域,以从前述半导体基板之前述第1主 面露出之方式配置,且剖面形状上,系配置于前述 第3半导体区域之前述复数部分或区域之间,且从 前述第1主面之深度设定为和前述第3半导体区域 之深度相同或较浅,且具有和第1导电型相反之第2 导电型;且 前述第1电极和前述第3半导体区域为肖特基接触, 且和前述第4半导体区域为低阻抗接触, 前述第2电极和前述第1半导体区域为低阻抗接触 。2.一种半导体元件之制造方法,其特征为具有: 利用磊晶成长形成在第1导电型之第1半导体区域 上具有第1导电型,且具有低于前述第1半导体区域 之杂质浓度的第2半导体区域之步骤; 利用将第1导电型之杂质扩散至前述第2半导体区 域,形成从前述第2半导体区域之主面露出,且剖面 形状上,系以特定间隔并置复数之部分或区域,且 具有高于前述第2半导体区域之杂质浓度,且具有 第1导电型,且深度未达到前述第1半导体区域之第3 半导体区域的步骤; 利用将和第1导电型相反之第2导电型的杂质扩散 至前述第2半导体区域,形成从前述第2半导体区域 之主面露出,且剖面形状上,系配置于前述第3半导 体区域之前述复数部分或区域之间,且具有和前述 第3半导体区域相同或较浅之扩散深度,且具有第2 导电型之第4半导体区域的步骤;以及 形成和前述第3半导体区域为肖特基接触,且和前 述第4半导体区域为低阻抗接触之第1电极、及形 成和前述第1半导体区域为低阻抗接触之第2电极 的步骤。图式简单说明: 第1图系第1实施形态之肖特基二极体的半导体基 板平面图。 第2图系相当于第1实施形态之肖特基二极体的第1 图之A-A线的剖面图。 第3图系形成第3半导体区域之半导体基板的剖面 图。 第4图系第2实施形态之肖特基二极体的半导体基 板平面图。 第5图系第3实施形态之肖特基二极体的半导体基 板平面图。 第6图系第4实施形态之肖特基二极体的半导体基 板平面图。 第7图系第5实施形态之肖特基二极体的半导体基 板平面图。 第8图系第6实施形态之肖特基二极体的半导体基 板平面图。 |
