发明名称 Halbleiterspeichervorrichtung mit verringerter Dauer des Tests des Speicherzellen-Datenschreibens oder -Datenlesens oder des Tests der Leseverstärkerleistung
摘要 In einer Auslesebetriebsart liefert eine NAND-Schaltung (207), in die die Zwischenspeicherdaten beider Bitleitungen eingegeben werden, selbst wenn die Wortleitung, die aktiviert wird, umgeschaltet wird, ein Ausgangssignal L, wenn die Potentiale des Bitleitungspaars konstant gleich sind, und ein Ausgangssignal H, wenn sich die Potentiale des Bitleitungspaars ändern. In einer Schreibbetriebsart liefert die NAND-Schaltung (207) ein Ausgangssignal L. In einer Lesebetriebsart wird an das Gate eines ersten Transistors (208), der eine Bitleitung BL mit einer NAND-Schaltung (207) verbindet, ein Signal H eingelegt. In einer Schreibbetriebsart wird das Signal H an das Gate des ersten Transistors (208) oder eines zweiten Transistors (209), der eine Bitleitung BL mit der NAND-Schaltung (207) verbindet, angelegt. Die Potentialänderung findet an dem Bitleitungspaar gemäß einem Ausgangssignal der NAND-Schaltung (207) statt.
申请公布号 DE10310538(A1) 申请公布日期 2004.02.26
申请号 DE20031010538 申请日期 2003.03.11
申请人 MITSUBISHI DENKI K.K., TOKIO/TOKYO 发明人 ITOH, TAKASHI
分类号 G01R31/28;G11C7/00;G11C11/401;G11C29/02;G11C29/10;G11C29/14;G11C29/34;(IPC1-7):G11C29/00 主分类号 G01R31/28
代理机构 代理人
主权项
地址