发明名称 | 分层叠加式电压型多电平电路拓扑结构 | ||
摘要 | 分层叠加式电压型多电平电路拓扑结构属于多电平电路拓扑技术领域,其特征在于:它由多个相同的二极管箝位式或电容箝位式多电平电路叠加而成,其输出电压电平数与叠加层数和横向单元数有关,而耐压能力仅与横向单元数有关。在相邻两层二极管箝位式或电容箝位多电平电路之间,有一共用支路,其相邻两层的开关器件在共用支路上是反向串联的,在输出多电平的同时又提高了各层电路的耐压能力,从而使各开关器件的成本下降。 | ||
申请公布号 | CN1477778A | 申请公布日期 | 2004.02.25 |
申请号 | CN03145955.2 | 申请日期 | 2003.07.18 |
申请人 | 清华大学 | 发明人 | 李永东;李明才;谭卓辉;曲树笋 |
分类号 | H02M7/48 | 主分类号 | H02M7/48 |
代理机构 | 代理人 | ||
主权项 | 1.分层叠加式电压型多电平电路拓扑结构,含有二极管箝位式多电平电路,其特征在于:它由多个相同的二极管箝位式多电平电路叠加而成,它的输出电平总数为(m-1)×n+1,n为层数,m为每层输出电平数,在相邻两层二极管箝位式多电平电路的共用支路上,各自的开关器件是反向串联的。 | ||
地址 | 100084北京市北京100084-82信箱 |