发明名称 | 具有多级互连的半导体集成电路器件 | ||
摘要 | 本发明的半导体集成电路器件中,当下互连的宽度或体积不大于给定值时,给出一个通孔接触,多级互连的上、下互连通过它而相连。当下互连的宽度和体积超过给定值时,给出多个通孔接触,它们以不大于给定值的规则间距排列在包括在下互连中的空位有效扩散区中。 | ||
申请公布号 | CN1477706A | 申请公布日期 | 2004.02.25 |
申请号 | CN03133104.1 | 申请日期 | 2003.07.22 |
申请人 | 株式会社东芝 | 发明人 | 宫本浩二;吉田健司;金子尚史 |
分类号 | H01L23/532;H01L23/522 | 主分类号 | H01L23/532 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
主权项 | 1.半导体集成电路器件,包含:第一互连,由以铜为主要成分的材料制成,具有给定的宽度、长度、厚度和体积;第二互连,由以铜为主要成分的材料制成,置于上面所述第一互连之上;以及至少一个通孔接触,由以铜为主要成分的材料制成,所述第一互连和第二互连通过它而彼此电相连,当第一互连的宽度和体积之一不大于给定值时,该至少一个通孔接触包括一个通孔接触,当第一互连的宽度和体积之一超过给定值时,该至少一个通孔接触包括多个通孔接触,它们以不大于给定值的规则间距排列在第一互连的预定区域中。 | ||
地址 | 日本东京都 |