发明名称 |
非易失性半导体存储器的制造方法和非易失性半导体存储器 |
摘要 |
本发明的课题在于使层间绝缘膜的填埋不良不发生。在控制栅电极CG上形成的氧化硅膜206的侧壁部分上形成平缓形状的侧壁212。由于存在该侧壁212的缘故,在由控制栅电极CG和浮置栅电极FG构成的存储单元之间填埋层间绝缘膜150时,层间绝缘膜150容易进入,难以发生层间绝缘膜150的填埋不良。 |
申请公布号 |
CN1477701A |
申请公布日期 |
2004.02.25 |
申请号 |
CN03133093.2 |
申请日期 |
2003.07.25 |
申请人 |
株式会社东芝 |
发明人 |
井口直;角田弘昭 |
分类号 |
H01L21/8246;H01L21/8239 |
主分类号 |
H01L21/8246 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种非易失性半导体存储器的制造方法,其特征在于,具备:在半导体衬底上形成第1绝缘膜的工序;在上述第1绝缘膜上形成浮置栅电极材料膜的工序;在上述浮置栅电极材料膜上形成第2绝缘膜的工序;在上述第2绝缘膜上形成控制栅电极材料膜的工序;在上述控制栅电极材料膜上形成具有在第1方向上延伸的狭缝的第1掩模材料的工序;在上述第1掩模材料的侧壁部分上形成侧壁的工序;以及将上述第1掩模材料和上述侧壁用作掩模刻蚀上述控制栅电极材料膜、上述第2绝缘膜和上述浮置栅电极材料膜以形成具有浮置栅电极和控制栅电极的存储单元的工序。 |
地址 |
日本东京都 |