| 主权项 |
1.一种形成对准标记(Alignment Marks)及浅渠沟(shallowtrenches)的方法,其步骤包含:a.在一基板上形成一介电层;b.在所述基板上定义出所述对准标记和所述浅渠沟的位置;c.在所述基板上形成所述对准标记和浅层浅渠沟;d.在所述对准标记上形成一蚀刻阻障层;以及e.将所述浅层浅渠沟蚀刻成所述浅渠沟。2.如申请专利范围第1项之方法,其中所述介电层之厚度介于100埃至2000埃之间。3.如申请专利范围第1项之方法,其中所述蚀刻阻障层系一层光阻。4.如申请专利范围第3项之方法,其中所述光阻之厚度介于1500埃至2500埃之间。5.如申请专利范围第3项之方法,其中形成所述光阻的方法系将所述半导体基板置入一缓冲反应腔(buffer chamber)中。6.如申请专利范围第5项之方法,其中所述缓冲反应腔系一预对准腔(pre-alignment chamber)。7.如申请专利范围第5项之方法,其中所述缓冲反应腔系一冷却腔(coolingchamber)。8.如申请专利范围第1项之方法,其中所述蚀刻阻障层系一夹具。9.如申请专利范围第1项之方法,其中所述对准标记的深度介于1000埃至1400埃之间。10.如申请专利范围第9项之方法,其中所述对准标记的深度为1200埃。11.如申请专利范围第1项之方法,其中所述浅渠沟的深度介于3000埃至4500埃之间。12.如申请专利范围第11项之方法,其中所述浅渠沟的深度为3500埃。图式简单说明:图一A至C为习知技艺中形成所述对准标记的制程剖面示意图。图二A至C为习知技术中形成浅渠沟隔离的制程剖面图。图三为本发明的制程中形成垫层、氮化矽层、和氮氧化矽层的剖面示意图。图四为本发明的制程中利用传统的微影技术同时定义出对准标记(Alignment Marks)和浅渠沟(shallowtrenches)的位置的剖面示意图。图五为利用非等向性蚀刻技术在所述半导体基板的表面上形成对准标记和浅层浅渠沟的剖面示意图。图六为本发明第一实施例中形成局部光阻的制程示意图。图七是本发明第一实施例中形成浅渠沟的制程示意图。图八为本发明第二实施例中形成夹具的制程示意图。图九是本发明第二实施例中形成浅渠沟的制程示意图。 |
