| 主权项 |
1.一种用以形成一光阻图案之方法,其包含下列步 骤: (a)在一基板上形成一光阻层; (b)以一第一温度加热该光阻层; (c)将一具有一预先设定之图案且该图案具有至少 一狭缝的光罩置于该光阻层上,并且使该光阻层曝 露于一光下; (d)使已曝光之光阻层显影,藉此得到一光阻图案, 该光阻图案具有至少一凹部形成于对应该光罩之 狭缝的位置; (e)以一第二温度加热该具有光阻图案的基板,该第 二温度系低于该第一温度使得该光阻图案的凹部 具有一大致平坦的底部。2.依申请专利范围第1项 之用以形成一光阻图案之方法,其中该第一温度系 在约110℃至约130℃之范围内。3.依申请专利范围 第2项之用以形成一光阻图案之方法,其中该第二 温度系在约90℃至约110℃之范围内。4.依申请专利 范围第1项之用以形成一光阻图案之方法,另包含 在步骤(d)之后以及步骤(e)之前将该具有光阻图案 的基板曝露于一紫外光之步骤。5.依申请专利范 围第4项之用以形成一光阻图案之方法,其中该第 一温度系在约110℃至约130℃之范围内。6.依申请 专利范围第4项之用以形成一光阻图案之方法,其 中该第二温度系在约90℃至约120℃之范围内。7.一 种用以形成一光阻图案之方法,其包含下列步骤: (a)在一基板上形成一光阻层; (b)以一第一温度加热该光阻层; (c)将一光罩置于该光阻层上,并且使该光阻层曝露 于一光下; (d)使已曝光之光阻层显影,藉此得到一光阻图案, 该光阻图案具有至少一凹部; (e)以一第二温度加热该具有光阻图案的基板,该第 二温度系低于该第一温度使得该光阻图案的凹部 具有一大致平坦的底部。8.依申请专利范围第7项 之用以形成一光阻图案之方法,其中该第一温度系 在约110℃至约130℃之范围内。9.依申请专利范围 第7项之用以形成一光阻图案之方法,其中该第二 温度系在约90℃至约110℃之范围内。10.依申请专 利范围第7项之用以形成一光阻图案之方法,另包 含在步骤(d)之后以及步骤(e)之前将该具有光阻图 案的基板曝露于一紫外光之步骤。11.依申请专利 范围第10项之用以形成一光阻图案之方法,其中该 第一温度系在约110℃至约130℃之范围内。12.依申 请专利范围第10项之用以形成一光阻图案之方法, 其中该第二温度系在约90℃至约120℃之范围内。13 .一种用以制造一薄膜电晶体阵列面板(thin film transistor array panel)之方法,其包含下列步骤: 在一绝缘基板上形成一闸电路(gate wire),其包含一 闸线路(gate line)以及一闸极(gate electrode)连接于该 闸线路; 形成一闸绝缘层覆盖该闸电路; 形成一半导体图案于该闸绝缘层上; 在该半导体层上形成一欧姆接触层(ohmic contact layer)图案;以及 形成一资料电路(data wire),其包含一源极(source electrode)以及一汲极(drain electrode)以及一资料线路( data line)连接于该源极,该源极以及汲极彼此分离 并且系由一在该欧姆接触层上之导电层形成; 其中该源极以及该汲极系由一光微影制程( photolithography process)分离,该光微影制程使用一光 阻图案,其系在由以下步骤制成: (a)在该导电层上形成一光阻层; (b)以一第一温度加热该光阻层; (c)将一光罩置于该光阻层上,并且使该光阻层曝露 于一光下; (d)使已曝光之光阻层显影,藉此得到一光阻图案, 该光阻图案具有至少一凹部; (e)将该具有光阻图案的基板加热至一第二温度,该 第二温度系低于该第一温度使得该光阻图案的凹 部具有一大致平坦的底部。14.依申请专利范围第 13项之用以制造一薄膜电晶体阵列面板之方法,其 中该第一温度系在约110℃至约130℃之范围内。15. 依申请专利范围第13项之用以制造一薄膜电晶体 阵列面板之方法,其中该第二温度系在约90℃至约 110℃之范围内。16.依申请专利范围第13项之用以 制造一薄膜电晶体阵列面板之方法,另包含在步骤 (d)之后以及步骤(e)之前将该具有光阻图案的基板 曝露于一紫外光之步骤。17.依申请专利范围第16 项之用以制造一薄膜电晶体阵列面板之方法,其中 该第一温度系在约110℃至约130℃之范围内。18.依 申请专利范围第16项之用以制造一薄膜电晶体阵 列面板之方法,其中该第二温度系在约90℃至约120 ℃之范围内。19.一种用以制造一薄膜电晶体阵列 面板(thin film transistor array panel)之方法,其包含下 列步骤: 在一绝缘基板上形成一闸电路(gate wire),其包含一 闸线路(gate line)以及一闸极(gate electrode)连接于该 闸线路; 形成一闸绝缘层覆盖该闸电路; 形成一半导体图案于该闸绝缘层上; 在该半导体层上形成一欧姆接触层(ohmic contact layer)图案;以及 形成一资料电路(data wire),其包含一源极(source electrode)以及一汲极(drain electrode)以及一资料线路( data line)连接于该源极,该源极以及汲极彼此分离 并且系由一在该欧姆接触层上之导电层形成; 其中该源极以及该汲极系由一光微影制程( photolithography process)分离,该光微影制程使用一光 阻图案,其系由以下步骤制成: (a)在该导电层上形成一光阻层; (b)以一第一温度加热该光阻层; (c)将一具有一预先设定之图案且该图案具有至少 一狭缝的光罩置于该光阻层上,并且使该光阻层曝 露于一光下; (d)使已曝光之光阻层显影,藉此得到一光阻图案, 该光阻图案具有至少一凹部形成于对应该光罩之 狭缝的位置; (e)将该具有光阻图案的基板加热至一第二温度,该 第二温度系低于该第一温度使得该光阻图案的凹 部具有一大致平坦的底部。20.依申请专利范围第 19项之用以制造一薄膜电晶体阵列面板之方法,其 中该第一温度系在约110℃至约130℃之范围内。21. 依申请专利范围第19项之用以制造一薄膜电晶体 阵列面板之方法,其中该第二温度系在约90℃至约 110℃之范围内。22.依申请专利范围第19项之用以 制造一薄膜电晶体阵列面板之方法,另包含在步骤 (d)之后以及步骤(e)之前将该具有光阻图案的基板 曝露于一紫外光之步骤。23.依申请专利范围第22 项之用以制造一薄膜电晶体阵列面板之方法,其中 该第一温度系在约110℃至约130℃之范围内。24.依 申请专利范围第22项之用以制造一薄膜电晶体阵 列面板之方法,其中该第二温度系在约90℃至约120 ℃之范围内。图式简单说明: 第1a图至第1e图:以剖视图图示一习用薄膜电晶体 阵列面板的主要制造步骤; 第2图:系为根据本发明一实施例方法所形成之具 有一凹部的光阻图案的剖视图; 第3图:系为根据一具有硬烤温度的习用方法形成 之具有一凹部的光阻图案的剖视图; 第4图:系为根据一具有较高硬烤温度的习用方法 形成之具有一凹部的光阻图案的剖视图;以及 第5a图至第5c图:系根据本发明一实施例以剖视图 图示制造一具有凹部之光阻图案的主要步骤。 |
