发明名称 在半导体衬底中建立高导电性埋入的侧面绝缘区域的方法
摘要 用于在半导体衬底中建立埋入的、高导电性的侧面绝缘区域的方法,具有如下的步骤:a)准备具有高导电性的埋入区域的硅衬底,b)在硅衬底上设置基准层,其中,做为基准层规定有一氮化硅层、一氮化钛层或一多晶硅层,c)对基准层进行构图,d)在硅衬底中产生一个槽,并且e)在如此产生的结构上设置用于填充该槽所应用的、由氧化硅构成的绝缘材料,其中,如此选择基准层,用于填充槽所应用的绝缘材料在基准层上的生长速率至少2倍地小于用于填充该槽所应用的绝缘材料在要覆盖的槽上表面上的生长速率。
申请公布号 CN1139109C 申请公布日期 2004.02.18
申请号 CN97196721.0 申请日期 1997.07.22
申请人 西门子公司 发明人 N·埃尔贝尔;Z·加布里斯;B·纽雷特尔
分类号 H01L21/762 主分类号 H01L21/762
代理机构 中国专利代理(香港)有限公司 代理人 马铁良;王忠忠
主权项 1.用于在半导体衬底中建立埋入的、高导电性的侧面绝缘区域的方法,具有如下的步骤:a)准备具有高导电性的埋入区域的硅衬底(1),b)在硅衬底(1)上设置基准层(5,12),其中,做为基准层(5,12)规定有一氮化硅层、一氮化钛层或一多晶硅层,c)对基准层(5,12)进行构图,d)在硅衬底(1)中产生一个槽(6),并且e)在如此产生的结构上设置用于填充该槽所应用的、由氧化硅构成的绝缘材料,其中,如此选择基准层(5,12),用于填充槽(6)所应用的绝缘材料在基准层(5,12)上的生长速率至少2倍地小于用于填充该槽所应用的绝缘材料在要覆盖的槽(6)上表面上的生长速率。
地址 联邦德国慕尼黑