| 主权项 |
1.一种电脑系统启动前期开机测试错误码自动蒐集记录装置,用以蒐集一待测电脑主机板于启动时之开机测试错误码,该装置包括:一开机测试错误码撷取装置,连接于该待测电脑主机板之滙流排,以在该待测电脑主机板于开机时,持续撷取其滙流排之位址、命令、及资料信号及予以解码,并能产生一资料备妥信号;一开机测试错误码资料蒐集装置,经由信号连接线连接于该开机测试错误码撷取装置,以蒐集该待测电脑主机板于开机时之开机测试错误码,其包括有:一记忆体缓冲器,用以储存由待测电脑主机板于开机过程中被开机测试错误码撷取装置所撷取到的所有开机测试错误码;一位址计数器,用以记录该开机测试错误码资料之笔数;当开机测试错误码撷取装置侦测到开机测试错误码之输出入埠之写入周期时,致能一输出入埠写入开机测试错误码之信号,并将开机测试错误码予以栓锁,并在滙流排周期结束时致能该资料备妥信号;该开机测试错误码资料蒐集装置于接收该资料备妥信号后,逐一将开机测试错误码资料予以储存于记忆体缓冲器中,并产生一个向上计数之信号脉冲至该位址计数器,使位址计数器向上计数一次,使该位址记数器中存录了开机测试错误码资料笔数。2.如申请专利范围第1项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该开机测试错误码撷取装置系连接于该待测电脑主机板之PCI滙流排。3.如申请专利范围第1项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该开机测试错误码资料蒐集装置系连接于一远端主控台之PCI滙流排。4.如申请专利范围第1项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该开机测试错误码撷取装置包括有:一位址栓锁器,用以栓锁该待测电脑主机板滙流排之位址信号;一位址解码电路,用以将该位址栓锁器所栓锁住之位址信号予以解码;一命令栓锁器,用以栓锁该待测电脑主机板滙流排之命令信号;一命令解码电路,用以将该命令栓锁器所栓锁住之滙流排之命令信号予以解码;一资料栓锁器,用以栓锁该待测电脑主机板滙流排之资料信号;一资料备妥信号产生电路,其可在开机测试错误码被栓锁在资料栓锁器中之后,产生该资料备妥信号至开机测试错误码资料蒐集装置;一逻辑控制电路,用以产生该开机测试错误码撷取装置所需之逻辑控制信号。5.如申请专利范围第4项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该逻辑控制电路系包括有一及闸、一反及闸、反闸、反或闸,其中该反及闸之两个输入端系分别连接至待测电脑主机板之PCI滙流排之FRAME#及IRDY#,而其输出端系连接至该及闸之其中一个输入端,该及闸之另两个输入端则分别连接至位址解码电路及命令解码电路之输出端,以分别接收该位址解码电路及命令解码电路所输出之信号;该反闸系用以将PCI滙流排中FRAME#信号予以反相后,分别用以控制位址栓锁器及命令栓锁器之栓锁动作;该反或闸之两个输入端系分别连接至待测电脑主机板之PCI滙流排之TRDY#及IRDY#,而其输出端系可送出栓锁资料之控制信号,并分别用以控制资料栓锁器及资料备妥信号产生电路之动作。6.如申请专利范围第4项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该开机测试错误码资料蒐集装置包括有:一中断请求信号产生电路,可接收由开机测试错误码撷取装置所送来的电源信号,并可产生一硬体中断请求信号经由滙流排送至远端主控台之中央处理器,以要求中央处理器处理中断请求;一控制逻辑电路产生电路,该控制逻辑电路产生电路连结于远端主控台滙流排之相关信号,并能产生一解除中断请求信号至中断请求信号产生电路;一第一输出缓冲器,用以将位址计数器所送出之开机测试错误码资料笔数予以栓锁住;一第二输出缓冲器,用以将记忆体缓冲器中所暂存之开机测试错误码予以栓锁住。7.如申请专利范围第6项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该第一输出缓冲器中所栓锁住之开机测试错误码资料笔数更在该控制逻辑电路产生电路之控制之下,经由滙流排送至中央处理器,最后被储存于远端主控台之主记忆体中。8.如申请专利范围第6项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该第二输出缓冲器中所栓锁住之开机测试错误码更在该控制逻辑电路产生电路之控制之下,经由滙流排送至中央处理器,最后被储存于远端主控台之主记忆体中。9.如申请专利范围第6项所述之电脑系统启动前期开机测试错误码自动蒐集记录装置,其中该中断请求信号产生电路所侦测之电源信号系为由开机测试错误码撷取装置经由信号连接线所送来的5V或3.3V之电源信号。10.一种电脑系统启动前期开机测试错误码自动蒐集记录方法,藉由一开机测试错误码撷取装置及一远端主控台之开机测试错误码资料蒐集装置,以蒐集一待测电脑于启动前期开机测试错误码,该方法包括下列步骤:由待测电脑主机板于开机时产生一重置信号,以启始该开机测试错误码撷取装置;开机测试错误码撷取装置于该待测电脑主机板开机过程中,持续针对各个滙流排周期位址期间的位址及命令分别予以解码;当开机测试错误码撷取装置侦测到开机测试错误码之输出入埠之写入周期时,致能一输出入埠写入开机测试错误码之信号,并将开机测试错误码予以栓锁,并在滙流排周期结束时致能一资料备妥之信号;开机测试错误码资料蒐集装置接收到该资料备妥信号后,逐一将开机测试错误码资料予以接收至一记忆体缓冲器;在该开机测试错误码资料被写入至记忆体缓冲器之后,该开机测试错误码资料蒐集装置之控制逻辑产生电路产生一个向上计数之信号脉冲至一位址计数器,使位址计数器向上计数一次,使该位址记数器中存录了开机测试错误码资料笔数;启动中断处理程序,将该记忆体缓冲器中之开机测试错误码资料及位址记数器中之开机测试错误码资料笔数传送至远端主控台之主记忆体中。11.如申请专利范围第10项所述之电脑系统启动前期开机测试错误码自动蒐集记录方法,其中该当开机测试错误码资料蒐集装置的控制逻辑产生电路侦测到该待测电脑主机板滙流排所送来的重置信号时,产生一个重置计数器之信号脉冲至该位址计数器,用以将位址计数器中之计数値启始为0。12.如申请专利范围第10项所述之电脑系统启动前期开机测试错误码自动蒐集记录方法,其中该中断处理程序包括下列步骤:由开机测试错误码资料蒐集装置侦测该待测电脑主机板之滙流排之电源信号;当侦测到该电源信号为0V时,触发一硬体中断请求信号向中央处理器要求处理该中断请求;产生一计数値栓锁之信号脉冲,用以将位址计数器中所存的开机测试错误码资料笔数栓锁至第一输出缓冲器中;在读取开机测试错误码资料笔数之后,将储存于记忆体缓冲器内之开机测试错误码被逐次予以读出,并栓锁于第二输出缓冲器中;在开机测试错误码均已写入远端主控台之主记忆体之后,解除中断请求。13.如申请专利范围第12项所述之电脑系统启动前期开机测试错误码自动蒐集记录方法,其中该第一输出缓冲器中栓锁之开机测试错误码资料笔数更经由滙流排送至中央处理器,并存入该开机测试错误码资料蒐集装置之主记忆体中。14.如申请专利范围第12项所述之电脑系统启动前期开机测试错误码自动蒐集记录方法,其中该第二输出缓冲器中栓锁之开机测试错误码更经由滙流排送至中央处理器,并存入该开机测试错误码资料蒐集装置之主记忆体中。15.如申请专利范围第12项所述之电脑系统启动前期开机测试错误码自动蒐集记录方法,其中该开机测试错误码资料蒐集装置所蒐集到之待测电脑主机板的开机测试错误码资料,进一步被储存到资料储存装置。图式简单说明:图一系显示本发明之系统连接示意图;图二系显示一待测电脑主机板与本发明开机测试错误码撷取装置及远端主控台之间的系统连接示意图;图三系显示本发明开机测试错误码撷取装置之电路方块图;图四系显示本发明远端主控台与开机测试错误码资料蒐集装置之系统连接示意图;图五系显示图四中开机测试错误码资料蒐集装置之进一步电路方块图;图六系显示本发明开机测试错误码撷取装置在执行开机测试错误码之撷取时,各相关信号之时序图;图七系显示本发明开机测试错误码资料蒐集装置在执行开机测试错误码之蒐集时,各相关信号之时序图一;图八系显示本发明开机测试错误码资料蒐集装置在执行开机测试错误码之蒐集时,各相关信号之时序图二。 |
